1チップCPUプロセッサの設計検証(2)機能モデルと論理モデルの比較による一致検証
スポンサーリンク
概要
- 論文の詳細を見る
大規模化するマイクロプロセッサの開発において、設計検証はますます困難になっている。トップダウン設計が叫ばれてはいるものの、論理合成技術が未熟である現在においては、人手による論理設計に頼らざるを得ないというのが実情である。その際、仕様通りに設計されているということをいかにして検証するかということが問題となる。我々はこのたび、ビジネスコンピュータ用1チップCPUプロセッサをフルカスタム設計するにあたり、機能モデルと論理モデルという2つのモデルを開発した。その上で、両モデルの動作をクロック単位で比較する「一致検証」を導入し、論理検証では発見が困難なバグの検出および解析を行なった。本稿では、設計検証の手法、および一致検証の効果について報告する。また、表1にプロセッサの諸元を示す。
- 1993-03-01
著者
-
岩田 俊一
三菱電機(株)システムLSI開発研究所
-
平岡 精一
三菱電機(株)
-
中野 孝
三菱電機(株)情報通信システム開発センター
-
仙名 一朗
三菱電機エンジニアリング(株)鎌倉事業所
-
東 辰輔
三菱電機(株)情報通信システム開発センター
-
市川 周一
三菱電機(株)
-
東 辰輔
三菱電機(株)情報システム研究所
-
岩田 俊一
三菱電機(株)
関連論文
- A1.71M-Transistor CMOS CPU Chip With Testable Cache Architecture(マイクロ・プロセッサ,ニューラルネットワーク)
- A 1.71M-Transistor CMOS CPU Chip With Testable Cache Architecture.
- 16ビットマイクロコントローラ(M16)の高速シミュレータの開発
- 16ビットマイクロコントローラ(M16)の高速シミュレータの開発
- 1チップ・マイクロコンピュータM16の開発(2) : パイプラインの状態を考慮した機能検証
- 1チップマイクロコンピュータM16の開発(1) : ハードウェア記述言語を駆使した機能設計
- テストプログラム自動生成ツール「MTST」によるシステムレベル検証
- B-7-103 ユビキタスセンサーネットワークにおける故障端末特定方法の検討(B-7.情報ネットワーク,一般講演)
- B-7-102 無線センサネットワークの実装/評価(B-7.情報ネットワーク,一般講演)
- B-5-110 UHF帯RFID干渉回避策に関する検討(4) : RFIDリーダライタ機能検証機(B-5. 無線通信システムA(移動通信), 通信1)
- B-20-32 センサネットワークの遠隔保守における重要度に基く故障指摘手法(B-20. ユビキタス・センサネットワーク,一般セッション)
- A-21-29 無線センサネットワーク設置に関する検討(A-21.センサネットワーク,一般講演)
- B-5-141 無線センサネットワークノード(B-5.無線通信システムA(移動通信))
- B-5-109 UHF帯RFID干渉回避策に関する検討(3) : 予備実験報告(B-5. 無線通信システムA(移動通信), 通信1)
- データベースプロセッサDIAPRISM(4) : 高速ハードウェアソータの制御とデータステージングへの応用
- センサ・ネットワーク
- ユビキタスセンサーネットワーク技術(無線ネットワーク,アドホックネットワーク,センサネットワーク及び一般)
- ユビキタスセンサーネットワーク技術(QoS, 無線ネットワーク,アドホックネットワーク,センサネットワーク及び一般)
- CS-9-2 ユビキタスセンサーネットワーク(CS-9. センサネット: エレクトロニクスと情報技術の融合, エレクトロニクス2)
- B-7-55 無線センサネットワーク用プロトコルの試作/評価(B-7. 情報ネットワーク)
- 汎用マイクロプログラミングツールによる1チップCPUプロセッサのマイクロプログラム開発
- フロアプランを利用した論理合成の遅延予測精度向上手法とタイミングドリブンレイアウトの適用事例
- 1チップCPUプロセッサの設計検証(2)機能モデルと論理モデルの比較による一致検証
- データマイニングのためのハードウェア(「データマイニング特集号」)
- データベースプロセッサDIAPRISM(3) : 高速ハードウェアソータ