データ駆動・制御駆動スレッドを同時・多重処理するプロセッサCUE-v2のLSI試作(VLSIシステム, <特集>システム開発論文)
スポンサーリンク
概要
- 論文の詳細を見る
データ駆動・制御駆動スレッドを命令レベルで同時・多重処理しデータ駆動の多重処理能力を維持しつつ逐次処理を高効率化したブロセッサCUE-v2のLSI試作を行った.CUE-v2は, データ駆動プロセッサ中の発火制御機構をリザベーションステーションとしても機能するように拡張し, 共通のパイプラインでデータ駆動としてもout-of-orderスーパスカラとしても実行可能なよう設計されている.更に, 2種類のスレッドの同時・多重発行を可能なよう命令フェッチ機構を拡張している.TSMC社0.18μmCMOSプロセス用のスタンダードセルライブラリを用いて論理合成を行い, コア部の規模は40万ゲート程度であり, また, スーパスカラプロセッサのコア部に10%のハードウェアの追加でデータ駆動・制御駆動スレッドの同時・多重処理が可能であることを示した.更に, RTL (Register Transfer Level)での性能評価を行い, (1)制御駆動スレッドの導入により逐次処理部の実行時間が1/5に短縮されること, (2)JPEG処理において4PE構成のCUE-v2であればスーハスカラよりも高速となること, (3) 2種類のスレッドの同時・多重実行を行っても, 互いをブロックすることなく資源共有が可能であることを示した.
- 社団法人電子情報通信学会の論文
- 2005-02-01
著者
-
西川 博昭
筑波大学大学院システム情報工学研究科
-
冨安 洋史
筑波大学大学院システム情報工学研究科
-
伊藤 伸也
筑波大学大学院人間総合科学研究科
-
伊藤 伸也
筑波大学大学院博士課程人間総合科学研究科:(現)金沢大学人間社会研究域学校教育系
-
伊藤 伸也
筑波大学大学院システム情報工学研究科
-
富安 洋史
筑波大学大学院システム情報工学研究科
-
野本 祥平
筑波大学大学院システム情報工学研究科
関連論文
- アドホックユビキタス通信環境向きデータ駆動ネットワーキングシステム(交換,システム開発・ソフトウェア開発論文)
- マルチスレッドプロセッサにおけるメモリアクセスレイテンシ隠蔽の一手法
- 高バンド幅内部バス構造のオンチップメモリを持つFUCEプロセッサ
- CPSY2000-52 通信と処理との融合を行うFUCEプロセッサの提案
- ボトルネックのないレイヤ2/3間インタフェースのデータ駆動型実現法とその実験的検討(ネットワーク設計・実装)(インターネット技術と応用の最新動向)
- プロトコル多重処理のデータ駆動型実現法とその実験的検討(オフィスシステム論文小特集)
- 1G3-12 H. フロイデンタールの再発明原理を支える数学観
- OECD-PISAの「数学的リテラシー」評価枠組みの背景 : H.フロイデンタールの数学教授論との関わりから
- H.フロイデンタールの教授原理「追発明」と「発見学習」の異同(2006年度研究奨励賞)
- 3G3-I3 「現実の数学化」をなぜ教授すべきなのか : H.フロイデンタールの数学教授論の分析(科学教育各論,一般研究発表,転換期の科学教育)
- H.フロイデンタールの数学教授論における「数学化」の意味(一般研究発表,主題「明日の科学教育を考える」)
- I1 H.フロイデンタールの教授原理「追発明」と「発見学習」の異同(I.【数学教育史】,論文発表の部)
- 3G3-E2 OECD-PISAの「数学的リテラシー」評価枠組みに見られるH.フロイデンタールの数学教授論の影響(科学教育各論(2),一般研究発表(口頭発表),日本科学教育学会 第30回年会論文集)
- I1 H.フロイデンタールの教授原理 : "Nacherfindung"における「アハー体験」の働き(I.【数学教育史】,論文発表の部,第37回数学教育論文発表会発表論文要約)
- H.フロイデンタールの数学教授学における「数学化による領域の組織化」の概念
- H.フロイデンタールの数学教授学における「思考実験」(科学教育各論(1))
- I1 H.フロイデンタールの教授原理"Nacherfindung"における「アハー体験」の働き(I.【数学教育史】,論文発表の部)
- 8I6-15 H.フロイデンタールの数学教授論における"re-invention"の概念について : "Wiederentdeckung"から"Nacherfindung"への変化の意味(科学教育各論)
- 3PE-24 2次不等式の解決における生徒の類推の分析
- B-7-67 コミュニティ活用型目的発見手法のデータ駆動型アドホックユビキタスノードへの適用(B-7. 情報ネットワーク,一般セッション)
- データ駆動・制御駆動スレッドを同時・多重処理するプロセッサCUE-v2のLSI試作(VLSIシステム, システム開発論文)
- マルチメディアネットワーキング向きデータ駆動プロセッサのLSI試作(ネットワークとプロセッサ)
- 逐次処理部のボトルネック軽減と多重処理性能の維持を可能とするデータ駆動プロセッサ(計算機システム)
- マルチメディアネットワーキング向きデータ駆動プロセッサの命令セットアーキテクテャ
- マルチメディアネットワーキング向きデータ駆動プロセッサの多重実行方式の提案と評価
- マルチメディアネットワーキング向きデータ駆動プロセッサの命令セットアーキテクチャ
- マルチスレッドプロセッサにおけるメモリアクセスレイテンシ隠蔽の一手法
- 超低消費電力化イベント駆動型ヘテロジニアスチップマルチプロセッサ(並列/分散アーキテクチャ,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2009))
- 超低消費電力化イベント駆動型ヘテロジニアスチップマルチプロセッサ(並列/分散アーキテクチャ,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2009))
- TINA型分散ネットワーキング環境におけるハードウェア・ソフトウェア連携障害管理方式
- TINA : 今後の情報流通基盤として
- TINA型高品質マルチメディアネットワークの実現法の検討
- 1A-3 ネットワーキング向きイベント駆動型チップマルチプロセッサCUE-v3の開発(アーキテクチャとデザイン,一般セッション,アーキテクチャ)
- ネットワーキング向きイベント駆動型チップマルチプロセッサCUE-v3の性能予測(プロセッサアーキテクチャ)
- データ駆動プロセッサによる実時間処理のためのプログラム割当手法(計算機システム)
- タグ操作を許すデータ駆動プログラムの開発・再利用支援手法
- 低消費電力アーキテクチャへの私論
- オンチップマルチプロセッサ型データ駆動アーキテクチャの評価手法とその実験的検討
- マルチメディア指向並列計算機KUMP/Dとそのメッセージ処理機構
- 並列計算機KUMP/Dの相互結合網
- 細粒度処理向け並列計算機KUMP/Dの構造体メモリアクセス機構
- データ駆動型プロセッサにおける相対アドレス方式の検討
- 超高位図的仕様記述環境(AESOP)プロトタイプの評価
- 超高位図的仕様記述環境(AESOP)プロトタイプの実行系
- 超高位図的仕様記述環境(AESOP)プロトタイプの変換系
- 超高位図的仕様記述環境(AESOP)プロトタイプの構成
- 超高位図的仕様記述環境(AESOP)プロトタイプにおける仕様記述環境
- 並列分散オペレーティングシステム : CEFOS (Communication-Execution Fusion OS)
- 並列計算機KUMP/Dのシステムプログラムの概要
- 超高位図的言語処理システムにおける変換機構の一実現法
- 超分散システムに向けて (フレキシブルネットワーク 2.フレキシブルネットワークへの期待 2-3)
- 2. プログラミング・パラダイムと環境 2.2 視覚的プログラミング環境 (<大特集>新しいプログラミング環境)
- 超高位図的言語処理システムの一構成法
- 超高位図的言語処理システムにおける単位処理機構の一構成法
- 超高位図的言語処理システムの利用者インタフェイス
- 超高位図的言語処理システムの設計思想
- デ-タ駆動形実行制御の一方式とその実験的検討
- 履歴依存性を許すデ-タ駆動図式
- 超低消費電力化データ駆動ネットワーキングプロセッサULP-CUEの試作とその評価