ボディ浮遊SOI MOSトランジスタの電流駆動能力低下メカニズムとその改善構造
スポンサーリンク
概要
- 論文の詳細を見る
SOI MOSFETの基板浮遊効果は、キンク効果・ソースードレイン耐圧低下・回路動作の不安定性などの問題を引き起こすことが知られている。基板浮遊効果を解決する一つの方法として、ボディ端子を設け、チャネル電位を固定する方法がある。今回、電流駆動能力の観点から、部分空乏型SOI MOSFETのフローティング動作とボディ固定動作を比較し, フローティング動作の駆動力が低くなることを明らかにした。フローティング動作は基板浮遊効果に伴うしきい値低下を抑制するためチャネル濃度を高くしなければならず、その結果、ボディ効果が大きくなり駆動力が低下することを突き止めた。さらに、フローティング動作においても高駆動能力を示す構造としてシャロウ・ソース・ドレイン構造を提案する。
- 社団法人電子情報通信学会の論文
- 2000-03-13
著者
-
西村 正
三菱電機 (株) Ulsi技術開発センター
-
西村 正
三菱電機株式会社ulsi技術開発センター
-
松本 拓治
三菱電機 (株) ULSI技術開発センター
-
前田 茂伸
三菱電機 (株) ULSI技術開発センター
-
平野 有一
三菱電機 (株) ULSI技術開発センター
-
山口 泰男
三菱電機 (株) ULSI技術開発センター
-
前川 繁登
三菱電機 (株) ULSI技術開発センター
-
犬石 昌秀
三菱電機 (株) ULSI技術開発センター
-
平野 有一
三菱電機(株)
-
西村 正
三菱電機ULSI開発研究所
-
前田 茂伸
三菱電機株式会社ULSI技術開発センター
-
松本 拓治
三菱電機株式会社ULSI技術開発センター
-
山口 泰男
三菱電機(株)ulsi技術開発センター
-
山口 泰男
株式会社ルネサステクノロジ
-
山口 泰男
三菱電機(株)ulsi開発研究所
-
犬石 昌秀
株式会社ルネサステクノロジ 先端デバイス開発部
-
犬石 昌秀
株式会社ルネサステクノロジ
-
平野 有一
(株)ルネサステクノロジ
-
前川 繁登
(株)ルネサステクノロジ先端デバイス開発部
-
山口 泰男
三菱電機 Ulsi開研
-
平野 有一
ルネサスエレクトロニクス株式会社
-
西村 正
三菱電機 Ulsi開セ
-
西村 正
三菱電機株式会社 Lsi 研究所
-
前田 茂伸
Ulsi開発センター
-
前川 繁登
(株)ルネサステクノロジ
関連論文
- 招待講演 回路およびデバイス工夫による極低電圧動作SRAMの実現--非対称MOSFETおよびフォワードボディーバイアス技術を用いた0.5V 100MHz PD-SOI SRAMの開発 (集積回路)
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)(IEDM(先端CMOSデバイス・プロセス技術))
- 5)HDTVカメラ用1インチ150万画素IT-CCD撮像素子(〔情報入力研究会コンシューマエレクトロニクス研究会〕合同)
- ボディ浮遊SOI MOSトランジスタの電流駆動能力低下メカニズムとその改善構造
- パーシャルトレンチ分離構造を用いたバルクレイアウト互換0.18μm SOI CMOS技術
- フィールドシールド分離SOI MOSFETにおける放射線耐性の解析
- 256MビットDRAM以降対応のシャロートレンチ分離のストレス解析
- フィールドシールドアイソレーション技術を用いた0.35μm大規模SOIゲートアレー
- 水素化処理によるSOI寄生MOSFETの低しきい値電圧化の抑制
- 低電圧対応WポリサイドデュアルゲートCMOS
- CMOS/SIMOX技術を用いた動作電圧範囲の広いSOI-DRAM
- 酸素イオン注入 Si 層の結晶性回復と向上 - SIMOX の結晶性向上 -
- 画像信号処理の基本機能を有する三次元構造デバイス : "画像変換装置"合同研究会 : 電子装置 : 画像表示
- レ-ザ-再結晶化法によるSOI
- 3層構造三次元回路素子
- TCADを用いた実効チャネル長抽出法の有効性の検討
- マクロモデルを用いた回路シミュレーション高速化
- コンタクト特性を考慮したa-Si:H TFTの電気的特性の解析
- イオンマイクロプローブを用いたDRAMのソフトエラー感応領域および高耐性構造の評価
- マイクロプローブによるDRAMソフトエラーの評価
- ボディ制御技術を採用した1V 46ns 16Mbit SOI-DRAMの設計技術
- 超低電圧動作の16MビットDRAM/SOI技術 (特集"半導体") -- (メモリ)
- スタック型キャパシタ構造の薄膜SOI-DRAMプロセス
- BSTキャパシタに対するポストアニールの影響
- 電極構造が高誘電体キャパシタの電気的特性に与える影響
- 高抵抗基板とハイブリッドトレンチ分離を用いた0.18μmSOI技術のRF/アナログ混載への応用について
- 部分空乏型トランジスタを用いたCADライブラリ共有型SOI/CMOSゲートアレイ
- ボディバイアス可変型SOI-CMOSドライバー回路
- 高速通信用LSIにおけるSOI/CMOS 回路設計技術
- 内壁酸化およびゲート酸化にランプ酸化法を用いたシャロートレンチ分離による逆ナローチャネル効果の抑制
- 高信頼性と高性能を両立するシステムオンチップ対応CMOS
- アクティブボディ効果を利用した低電源電圧動作可能なSOI CMOS低雑音増幅器
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)
- 高性能45nmノードCMOSFET技術とストレス印加による移動度向上技術のスケーラビリティ(先端CMOSデバイス・プロセス技術)
- デュアルオフセット構造を有する135GHzf_SOI MOSFETの高周波アナログ混載技術
- 65nm SoC向け混載SRAMでの動作マージン改善回路(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 65nm SoC向け混載SRAMでの動作マージン改善回路
- ボディ電位制御技術を用いた低電圧・高速動作ABC-SOI SRAM
- ボディ電位制御技術を用いた低電圧・高速動作ABC-SOI SRAM(IEDM特集:先端CMOSデバイス・プロセス技術)
- SOI CMOSプロセスを用いて作成したL帯整合回路一体形Si-MMIC低雑音増幅器
- SOI CMOSプロセスを用いて作成したL帯Si-MMIC整合回路一体形低雑音増幅器
- 部分空乏型トランジスタを用いたCADライブラリ共有型SOI/CMOSゲートアレイ
- 65nm SoC向け混載SRAMでの動作マージン改善回路(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 65nm SoC向け混載SRAMでの動作マージン改善回路
- 部分空乏型SOIデバイス
- SOI MOS トラジスタの問題点と高性能化
- 三次元デバイスシミュレーションを用いたSOI MOSFETにおける寄生MOSFETの解析
- SOIデバイスの研究開発動向
- C-10-18 0.18μmメッシュアレイMOSFETの高周波特性に関する検討
- 2.4GHz帯Si-CMOS MMICフロントエンド (「VLSI一般」)
- C-10-7 2.4GHz/5.2GHz帯Si-CMOS MMIC低雑音増幅器
- C-10-11 2.4GHz帯 Si-CMOSフロントエンドMMICの試作
- ハイブリッドトレンチ分離SOIデバイスにおけるボディ電位制御技術(半導体Si及び関連材料・評価)
- SOIを用いたキャパシタレス・ツイントランジスタRAM(TTRAM)(プロセッサ, DSP, 画像処理技術及び一般)
- SOIを用いたキャパシタレス・ツイントランジスタRAM (TTRAM)(プロセッサ, DSP, 画像処理技術及び一般)
- SOIを用いたキャパシタレス・ツイントランジスタRAM (TTRAM)(プロセッサ, DSP, 画像処理技術及び一般)
- SOIを用いたキャパシタレス・ツイントランジスタRAM (TTRAM)(プロセッサ, DSP, 画像処理技術及び一般)
- Wide-rangeバックバイアス制御を可能にする低電力・高性能Silicon on Thin BOXデバイス技術(IEDM特集(先端CMOSデバイス・プロセス技術))
- 閾値電圧制御を用いた低電圧SOICMOSデバイス技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 閾値電圧制御を用いた低電圧SOICMOSデバイス技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 高速・高周波動作SOIデバイス技術 (特集 IT社会に貢献する半導体)
- A-7-12 多結晶シリコン薄膜トランジスタの特性バラツキを利用した人工指紋デバイスの提案
- 人工指紋デバイス : ロジックLSI互換プロセスで作成した多結晶シリコンTFTによるセキュリティーの作りこみ
- 回路およびデバイス工夫による極低電圧動作SRAMの実現 : 非対称MOSFETおよびフォワードボディーバイアス技術を用いた0.5V 100MHz PD-SOI SRAMの開発(低電力SRAM/DRAM,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
- MOSFETフリッカ雑音のばらつきのバイアス依存性
- MOSFETフリッカ雑音のばらつきのバイアス依存性
- 統計的ばらつき予測のための回路モデルパラメータ生成システムの構築
- 統計的ばらつき予測のための回路モデルパラメータ生成システムの構築
- ボディバイアス可変型SOI-CMOSドライバー回路
- ボディバイアス可変型SOI-CMOSドライバー回路
- 高速通信用LSIにおけるSOI/CMOS 回路設計技術
- 高速通信用LSIにおけるSOI/CMOS 回路設計技術
- TCADを用いた実効チャネル長抽出法の有効性の検討
- TCADを用いた実効チャネル長抽出法の有効性の検討
- TCADを用いた実効チャネル長抽出法の有効性の検討
- マクロモデルを用いた回路シミュレーション高速化
- マクロモデルを用いた回路シミュレーション高速化
- マクロモデルを用いた回路シミュレーション高速化
- 2)石英基板上のポリシリコン薄膜トランジスタアレイ(画像表示研究会(第75回))
- 135GHz-f_ 70nm SOI-CMOS技術
- 1.8V,2.5GHz動作マルチプレクサ/デマルチプレクサ M69897VP/M69899VP (特集 IT時代におけるLSI)
- 自由電子レーザー照射によるコヒーレントフォノン励起を用いたSiの結晶回復
- 多結晶シリコン薄膜トランジスタを利用した人口指紋デバイスによるセキュリティーの作りこみ
- フィールドシールド分離によるSOI/CMOSデバイス技術
- 超低電力LSIを実現する薄膜BOX-SOI(SOTB)CMOS技術(SOIテクノロジ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 超低電力LSIを実現する薄膜BOX-SOI(SOTB)CMOS技術(SOIテクノロジ,低電圧/低消費電力技術,新デバイス・回路とその応用)