高性能45nmノードCMOSFET技術とストレス印加による移動度向上技術のスケーラビリティ(<IEDM特集>先端CMOSデバイス・プロセス技術)
スポンサーリンク
概要
- 論文の詳細を見る
45nm世代向けの高性能CMOS技術に関して報告する。本講演では高性能CMOS実現の重要項目である接合の微細化及びゲートスタックの微細化、更にストレス印加による移動度向上技術に関して議論する。微細化技術として接合技術に関してはソース・ドレイン形成後エクステンションを形成するフローを適用することによって短チャネル特性を大きく改善することができ、その結果性能を改善することが可能となる。またゲートスタックに関しては窒素プロファイルを最適化したSiONと空乏化を抑制したPoly-Si電極を併用することによって駆動電流を8%向上させることができた。またストレス印加による移動度改善技術に関する系統的な検討を実施することによって、45nm CMOS技術に対して埋め込みSiGe (eSiGe)技術と高ストレスライナー技術が効果的であることを示し、更にそれらのストレス技術を併用した場合個々の技術による効果は加算的であることを示す。最後に45nm以降の将来世代に対するストレス技術のスケーラビリティに関して議論する。
- 社団法人電子情報通信学会の論文
- 2006-01-13
著者
-
大野 圭一
ソニー株式会社コンスーマプロダクツ&デバイスグループ半導体事業本部セミコンダクタテクノロジー開発部門
-
松尾 浩司
(株)東芝セミコンダクタ社プロセス技術開発センター
-
斎藤 正樹
ソニー(株)
-
宮島 秀史
(株)東芝セミコンダクター社
-
山崎 博之
(株)東芝セミコンダクタ社プロセス技術開発センター
-
松本 拓治
三菱電機株式会社ULSI技術開発センター
-
松下 貴哉
(株)東芝 セミコンダクター社プロセス技術推進センター
-
松本 拓治
ソニー株式会社
-
太田 和伸
ソニー株式会社
-
大石 周
東芝セミコンダクター社システムLSI事業部
-
岩井 正明
東芝セミコンダクター社システムLSI事業部
-
松岡 史倫
東芝セミコンダクター社システムLSI事業部
-
佐貫 朋也
(株)東芝セミコンダクタ社システムLSI第一事業部システムLSIデバイス技術開発部
-
岡山 康則
(株)東芝セミコンダクタ社システムLSI第一事業部システムLSIデバイス技術開発部
-
菰田 泰生
(株)東芝セミコンダクタ社システムLSI第一事業部システムLSIデバイス技術開発部
-
横山 孝司
ソニー株式会社
-
竹川 陽一
(株)東芝セミコンダクタ社システムLSI第一事業部システムLSIデバイス技術開発部
-
深作 克彦
ソニー株式会社
-
猪熊 英幹
(株)東芝セミコンダクタ社プロセス技術開発センター
-
岩佐 誠一
(株)東芝セミコンダクタ社プロセス技術開発センター
-
岩井 正明
(株)東芝セミコンダクタ社システムLSI第一事業部システムLSIデバイス技術開発部
-
山田 誠司
(株)東芝セミコンダクタ社システムLSI第一事業部システムLSIデバイス技術開発部
-
長島 直樹
ソニー株式会社
-
松岡 史倫
(株)東芝セミコンダクタ社システムLSI第一事業部システムLSIデバイス技術開発部
-
大石 周
(株)東芝セミコンダクター社システムLSI第一事業部
-
藤井 修
(株)東芝セミコンダクター社システムLSI第一事業部
-
猪熊 英幹
プロセス技術推進センター
-
江田 健太郎
プロセス技術推進センター
-
伊高 利昭
プロセス技術推進センター
-
宮島 秀史
プロセス技術推進センター
-
岩佐 誠一
プロセス技術推進センター
-
山崎 博之
プロセス技術推進センター
-
大内 和也
SoC研究開発センター
-
松尾 浩司
プロセス技術推進センター
-
永野 元
プロセス技術推進センター
-
清水 敬
プロセス技術推進センター
-
宮野 清孝
プロセス技術推進センター
-
鈴木 隆志
プロセス技術推進センター
-
矢橋 勝典
プロセス技術推進センター
-
堀内 淳
ソニー株式会社半導体事業グループセミコンダクタテクノロジー開発本部
-
佐喜 和朗
プロセス技術推進センター
-
森 伸二
プロセス技術推進センター
-
水島 一郎
プロセス技術推進センター
-
斎藤 正樹
ソニー株式会社半導体事業グループセミコンダクタテクノロジー開発本部
-
宮野 清孝
(株)東芝 セミコンダクター社プロセス技術推進センター
-
宮野 清孝
東芝マイクロエレクトロニクス技術研究所
-
大野 圭一
ソニー株式会社
-
水島 一郎
株式会社東芝セミコンダクター社 プロセス技術推進センター
-
水島 一郎
東芝 セミコンダクター社 プロセス技術推進センター
-
伊高 利昭
(株)東芝セミコンダクター社
-
矢橋 勝典
東芝 セミコンダクター社 プロセス技術推進センター
-
松岡 史倫
東芝
-
水島 一郎
東芝セミコンダクター社プロセス技術推進センター
-
藤井 修
(株)東芝 セミコンダクター社 システムlsi デバイス技術開発部
-
佐貫 朋也
株式会社東芝セミコンダクター社システムLSI事業部
-
水島 一郎
東芝セミコンダクター社 プロセス技術推進セ
-
清水 敬
(株)東芝 セミコンダクター社プロセス技術推進センター
-
松岡 史倫
(株)東芝セミコンダクター社システムlsi事業部
-
藤井 修
(株)東芝
関連論文
- 0.9μm Pitch Pixel CMOSイメージセンサ設計手法(固体撮像技術)
- 40nm low standby power CMOS技術(IEDM特集(先端CMOSデバイス・プロセス技術))
- hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 14nmゲートCMOS技術 : poly-SiGe ゲート電極、及びNiSiを用いた低温プロセスによる性能向上
- 極薄膜NO Oxynitrideゲート絶縁膜とNi SALICIDEプロセスを用いた高性能35nmゲート長CMOS
- 多層銅配線とハイブリッドLow-k構造(porous-PAr/porous-SiOC(k=2.3/2.3)を用いた密着性の研究と密着性エネルギーの改善(配線・実装技術と関連材料技術)
- Ultra Low-k 膜(k=2.0)及び選択的バリア層CuSiNを適用した32nm世代向けCu配線技術
- RIEプラズマ耐性の持つ、ポーラスPE-CVD SiOC膜(k
- 0.13μmCMOSに向けた新配線設計コンセプト「トリプル・ダマシン」を用いた性能向上
- 130, 90, 65nm及びそれ以降の多層配線技術における low-k 絶縁膜技術
- 130, 90, 65nm及びそれ以降の多層配線技術におけるlow-k絶縁膜技術
- MSQ膜を用いたCuダマシン配線プロセスにおける積層剥がれ現象
- MSQ膜を用いたCuダマシン配線プロセスにおける積層剥がれ現象( : 低誘電率層間膜及び配線技術)
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)(IEDM(先端CMOSデバイス・プロセス技術))
- ボディ浮遊SOI MOSトランジスタの電流駆動能力低下メカニズムとその改善構造
- パーシャルトレンチ分離構造を用いたバルクレイアウト互換0.18μm SOI CMOS技術
- 高抵抗基板とハイブリッドトレンチ分離を用いた0.18μmSOI技術のRF/アナログ混載への応用について
- 高濃度に窒化されたゲート絶縁膜を有するMOSFETのアナログ特性
- 局所歪みチャネル技術による高駆動能力55nmCMOSの作製
- 高信頼性と高性能を両立するシステムオンチップ対応CMOS
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)
- 高性能45nmノードCMOSFET技術とストレス印加による移動度向上技術のスケーラビリティ(先端CMOSデバイス・プロセス技術)
- CBCM法を用いたゲート絶縁膜の容量測定
- デュアルオフセット構造を有する135GHzf_SOI MOSFETの高周波アナログ混載技術
- 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果
- 微細化限界を打破する最先端CMOSデバイス技術 (特集 明日を切り開くシステムLSI)
- ストレス技術を加えた不純物偏析Schottkyソース/ドレイントランジスタを用いた0.7VにおけるSRAM特性(メモリ,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- ストレス技術を加えた不純物偏析Schottkyソース/ドレイントランジスタを用いた0.7VにおけるSRAM特性(メモリ, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- ダマシンゲートプロセスを用いた Top-Cut デュアルストレスライナーを有する高性能 Metal/High-k Gate MOSFETs
- ダマシンゲートプロセスを用いたtop-cutデュアルストレスライナーを有する高性能Metal/High-k Gate MOSFET(IEDM(先端CMOSデバイス・プロセス技術))
- [100]及び[110]基板上の埋め込みSiGe膜による歪みSiチャンネルを有する Metal/High-k ゲート電極MOSFETs
- (100)及び(110)基板上のeSiGeによる歪みSiチャネルを有するMetal/High-k Gate Stack MOSFETのデバイス特性(IEDM(先端CMOSデバイス・プロセス技術))
- バルクCMOS向け低閾値電圧・高移動度デュアルメタルゲートトランジスタの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- バルクCMOS向け低閾値電圧・高移動度デュアルメタルゲートトランジスタの開発
- チャネル方向と構造起因歪みの組み合わせを用いた45nm世代のための高移動度CMOSFET(IEDM特集(先端CMOSデバイス・プロセス技術))
- 32nm世代以降に向けた高性能Two-step Recessed SiGe-S/D構造pMOSFET(シリコン関連材料の作製と評価)
- 0.9μm Pitch Pixel CMOS イメージセンサ設計手法
- ED2000-138 / SDM2000-120 / ICD-2000-74 ダマシンメタルゲートトランジスタ技術 : しきい値バラツキの低減とソースドレインサリサイドのインテグレーション
- ED2000-138 / SDM2000-120 / ICD2000-74 ダマシンメタルゲートトランジスタ技術 : しきい値バラツキの低減とソースドレインサリサイドのインテグレーション
- SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
- SON-MOSFETの作製とULSIへの応用
- プラズマ窒化プロセスを用いた極薄ゲート絶縁膜形成における反応メカニズムの考察とさらなる薄膜化の検討
- ESS技術を用いたSON-MOSFETの作成
- シリコンの表面マイグレーションを利用した新しい基板エンジニアリング 〜ESS(Empty Space in Siliton) による大面積 SON(Silicon on Nothing)の形成〜
- シリコンの表面マイグレーションを利用した大面積SON(Silicon on Noting)の形成
- ED2000-131 / SDM2000-113 / ICD-2000-67 シリコンの表面マイグレーションを用いたSON(Silicon on Nothing)構造の形成技術
- ED2000-131 / SDM2000-113 / ICD2000-67 シリコンの表面マイグレーションを用いたSON(Silicon on Nothing)構造の形成技術
- 26aYL-3 第一原理計算によるSi結晶中のB_2クラスターの振動モード解析
- 31a-ZA-13 Si中の不純物による共鳴振動モードの第一原理的研究
- SCM測定のシミュレーション解析
- 8a-S-10 第一原理計算によるSi中のBクラスターのRaman及びIRスペクトルの研究
- 次世代技術の詳細 45nm世代の論理LSI技術を確立 遅延時間を30%以上短縮 (Cover Story 特集 半導体・新進化論--微細化危機を3次元が救う)
- 吸湿によるヴィア不良のメカニズム及び45nm世代多層配線デザインへの影響(低誘電率層間膜,配線材料及び一般)
- 歪みSi CMOSFETのスケーラビリティと40nmゲート長の高性能な歪みSi CMOSFET技術(IEDM特集:先端CMOSデバイス・プロセス技術)
- バルクシリコン基板上に形成したゲート長20nm、フィン幅6nmの CMOS FinFET のプロセスインテグレーション技術とデバイス特性
- バルクシリコン基板上に形成したゲート長20nm、フィン幅6nmのCMOS FinFETのプロセスインテグレーション技術とデバイス特性(先端CMOSデバイス・プロセス技術)
- 45nm node 向け塗布ポーラス low-k 膜の材料設計
- ポリメタルゲート電極技術
- W/poly-Si 積層構造による低抵抗ゲート電極(poly-metal ゲート)
- サブ100nm向けエレベートソース・ドレイン構造の設計指針
- 次世代ウェーハプロセスにおけるケミカルコンタミネーションの影響と制御技術
- 次世代ウェーハプロセスにおけるケミカルコンタミネーションの影響と制御技術(プロセスクリーン化と新プロセス技術)
- hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 不純物偏析Schottkyソース/ドレインを用いた高性能FinFET(IEDM(先端CMOSデバイス・プロセス技術))
- 不純物偏析 Schottky ソース/ドレインを用いた高性能FinFET
- SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
- バルクCMOS向け低閾値電圧・高移動度デュアルメタルゲートトランジスタの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- サブ100nm向けエレベートソース・ドレイン構造の設計指針
- 0.15μm世代以降のサリサイドプロセス
- 100nm世代SOC対応CMOSプロセス
- 1.0V駆動による高性能70nm CMOS技術
- 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 1〜5V動作1Mb Full CMOS SRAMの高速・低スタンバイ電力回路設計
- HfSiON-CMOSFETの高性能・高信頼性に向けたHf濃度の指針(IEDM特集(先端CMOSデバイス・プロセス技術))
- 最先端リソグラフィー技術と Gate-first MG/HK プロセス技術を用いたコスト競争力のある32nm世代 CMOS Platform Technology
- ED2000-138 / SDM2000-120 / ICD2000-74 ダマシンメタルゲートトランジスタ技術 : しきい値バラツキの低減とソースドレインサリサイドのインテグレーション
- 高濃度に窒化されたゲート絶縁膜を有するMOSFETのアナログ特性
- 65nm世代以降のVdd,Vthのスケーリング指針の新規提案(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 65nm世代以降のVdd,Vthのスケーリング指針の新規提案(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 65nm世代CMOSプラットホームの多層プロセスの開発について : ハイブリッド多層構造の量産実用化(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 90nm世代におけるSoC向け高集積混載SRAM技術(MRAM,不揮発メモリ,メモリ,一般)
- 完全CMOSプロセスを用いたバイポーラ搭載高速キャッシュSRAM製造プロセスの開発
- 埋め込み素子/ウェル分離を用いた微細Full CMOS型SRAMの開発
- 高性能配線技術 (特集 半導体プロセス技術)
- 低誘電率F添加SiO_2膜CVD技術
- プロセス 0.1μm世代(UX6)トランジスタ技術の開発 (半導体デバイス特集) -- (基盤技術)
- 低Hf濃度キャップ層(Hf=6%)形成によるHfSiONゲート絶縁膜の電気特性および信頼性向上とそのメカニズム
- 135GHz-f_ 70nm SOI-CMOS技術
- 1.8V,2.5GHz動作マルチプレクサ/デマルチプレクサ M69897VP/M69899VP (特集 IT時代におけるLSI)
- エピタキシャルチャネルMOSFETによるアナログ特性の改善
- 1V高速動作と低スタンバイ電力を両立させた0.5μm完全CMOS SRAM技術
- MOSFETレイアウトによるトランジスタ特性変動の解析(プロセス・デバイス・回路シミュレーション及び一般)
- 127 工業用純鉄における疲労き裂進展挙動の結晶方位依存性と破面の力学的評価法について(疲労き裂発生・成長)
- ナノスケールMOSFETにおけるプラズマドーピングとレーザーアニールを適用した急峻SDEの検討(低電圧/低消費電力技術,新デバイス・回路とその応用)
- ナノスケールMOSFETにおけるプラズマドーピングとレーザーアニールを適用した急峻SDEの検討(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 低Noise/高飽和電荷量CMOS Image Sensorの開発(固体撮像技術および一般)
- High-K/Metal Gate MOSFETsにおける新しいレイアウト依存性(IEDM特集(先端CMOSデバイス・プロセス技術))
- 低Noise/高飽和電荷量 CMOS Image Sensor の開発
- 1.2μm裏面照射型イメージセンサにおける飽和信号増大と混色抑制のための三次元構造(固体撮像技術および一般)