45nm node 向け塗布ポーラス low-k 膜の材料設計
スポンサーリンク
概要
- 論文の詳細を見る
- 2007-07-12
著者
-
中村 直文
株式会社半導体先端テクノロジーズ
-
島田 美代子
(株)東芝セミコンダクター社
-
渡邉 桂
(株)東芝セミコンダクター社
-
宮島 秀史
(株)東芝セミコンダクター社
-
中村 直文
(株)東芝セミコンダクター社
-
依田 孝
(株)東芝セミコンダクター社
-
矢野 博之
東芝
-
宇佐美 達矢
NECエレクトロニクス(株)
-
榎本 容幸
ソニー株式会社
-
矢野 博之
(株)東芝
-
矢野 博之
(株)東芝セミコンダクター社
-
島山 努
ソニー(株)
-
榎本 容幸
ソニー(株)
-
宮嶋 秀史
(株)東芝セミコンダクター社
-
宇佐美 達矢
Necエレクトロニクス株式会社
-
島田 美代子
東芝株式会社
-
渡邉 桂
(株)東芝研究開発センターデバイスプロセス開発センター
-
渡邉 桂
(株)東芝 研究開発センター デバイスプロセス開発センター
-
島田 美代子
(株)東芝 半導体研究開発センター
関連論文
- 短TATシリル化ポーラス・シリカ(k=2.1)を用いた32nmノード対応Ultralow-k/Cuデュアルダマシン配線技術(配線・実装技術と関連材料技術)
- 多層銅配線とハイブリッドLow-k構造(porous-PAr/porous-SiOC(k=2.3/2.3)を用いた密着性の研究と密着性エネルギーの改善(配線・実装技術と関連材料技術)
- Ultra Low-k 膜(k=2.0)及び選択的バリア層CuSiNを適用した32nm世代向けCu配線技術
- RIEプラズマ耐性の持つ、ポーラスPE-CVD SiOC膜(k
- Tiバリア表面窒化プロセスによる低抵抗・高信頼性Cu配線の開発(配線・実装技術と関連材料技術)
- 一括後抜きプロセスを用いた低コストエアギャップ配線技術(配線・実装技術と関連材料技術)
- ポーラス Low-k/Cu 配線におけるダメージ修復技術
- 130, 90, 65nm及びそれ以降の多層配線技術における low-k 絶縁膜技術
- 130, 90, 65nm及びそれ以降の多層配線技術におけるlow-k絶縁膜技術
- MSQ膜を用いたCuダマシン配線プロセスにおける積層剥がれ現象
- MSQ膜を用いたCuダマシン配線プロセスにおける積層剥がれ現象( : 低誘電率層間膜及び配線技術)
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)(IEDM(先端CMOSデバイス・プロセス技術))
- C-12-4 高密度貫通電極スペーサーを用いたワイドバスCoC(C-12.集積回路A(設計・テスト・実装技術),エレクトロニクス2)
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)
- 高性能45nmノードCMOSFET技術とストレス印加による移動度向上技術のスケーラビリティ(先端CMOSデバイス・プロセス技術)
- FEOLプロセスにおけるベベル研磨技術の適用と欠陥低減
- 吸湿によるヴィア不良のメカニズム及び45nm世代多層配線デザインへの影響(低誘電率層間膜,配線材料及び一般)
- 45nm node 向け塗布ポーラス low-k 膜の材料設計
- EUVリソグラフィーを用いた70nmピッチCu/ポーラス低誘電率膜デュアルダマシンインテグレーションの基礎検討(配線・実装技術と関連材料技術)
- 65nm世代CMOSプラットホームの多層プロセスの開発について : ハイブリッド多層構造の量産実用化(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 低抵抗・高信頼Cu配線のためのシリサイドキャップ技術(配線・実装技術と関連材料技術)
- 高性能配線技術 (特集 半導体プロセス技術)
- 微細銅配線において車載信頼性を実現するための新抵抗率評価手法(配線・実装技術と関連材料技術)
- 低誘電率F添加SiO_2膜CVD技術
- Cu-Ag合金シードを用いたCu配線の信頼性改善
- 45nm node向け塗布ポーラスlow-k膜の材料設計(配線・実装技術と関連材料技術)
- 低抵抗・高信頼Cu配線のためのシリサイドキャップ技術
- 新プリカーサーを用いた低透水性バリアLow-k SiC膜(k
- CuSiN/Cu/Ti系バリア構造におけるCu表面酸化層のEM信頼性へ与える影響(配線・実装技術と関連材料技術)
- 新プリカーサーを用いた低透水性バリア Low-k SiC 膜(k
- 白色LED向け高放熱性ウエーハレベル・チップスケール・パッケー・ジの開発(配線・実装技術と関連材料技術)