RIEプラズマ耐性の持つ、ポーラスPE-CVD SiOC膜(k<2.4)の構造設計
スポンサーリンク
概要
- 論文の詳細を見る
- 2007-07-12
著者
-
宮島 秀史
(株)東芝セミコンダクター社
-
矢野 博之
東芝
-
西岡 岳
(株)東芝機械・システムラボラトリー
-
香川 恵永
ソニー株式会社
-
榎本 容幸
ソニー株式会社
-
矢野 博之
(株)東芝
-
矢野 博之
(株)東芝セミコンダクター社
-
島山 努
ソニー(株)
-
増田 秀顕
(株)東芝セミコンダクター社
-
伊高 利昭
(株)東芝セミコンダクター社
-
亀嶋 隆季
ソニー(株)
-
香川 恵永
ソニー(株)
-
榎本 容幸
ソニー(株)
-
亀嶋 隆季
ソニー株式会社
-
増田 秀顕
東芝株式会社
-
西岡 岳
(株)東芝
-
西岡 岳
(株)東芝セミコンダクター社
関連論文
- 多層銅配線とハイブリッドLow-k構造(porous-PAr/porous-SiOC(k=2.3/2.3)を用いた密着性の研究と密着性エネルギーの改善(配線・実装技術と関連材料技術)
- Ultra Low-k 膜(k=2.0)及び選択的バリア層CuSiNを適用した32nm世代向けCu配線技術
- RIEプラズマ耐性の持つ、ポーラスPE-CVD SiOC膜(k
- 130, 90, 65nm及びそれ以降の多層配線技術における low-k 絶縁膜技術
- 130, 90, 65nm及びそれ以降の多層配線技術におけるlow-k絶縁膜技術
- MSQ膜を用いたCuダマシン配線プロセスにおける積層剥がれ現象
- MSQ膜を用いたCuダマシン配線プロセスにおける積層剥がれ現象( : 低誘電率層間膜及び配線技術)
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)(IEDM(先端CMOSデバイス・プロセス技術))
- ポリシリコンCMPプロセスにおけるディッシングレススラリーの開発
- ともに希望を語る
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)
- 高性能45nmノードCMOSFET技術とストレス印加による移動度向上技術のスケーラビリティ(先端CMOSデバイス・プロセス技術)
- FEOLプロセスにおけるベベル研磨技術の適用と欠陥低減
- SiO2膜の化学的機械研磨におけるトライボロジー
- ULSI製造工程における化学的機械研磨 (特集 トライボロジ-技術)
- 吸湿によるヴィア不良のメカニズム及び45nm世代多層配線デザインへの影響(低誘電率層間膜,配線材料及び一般)
- 45nm node 向け塗布ポーラス low-k 膜の材料設計
- Dual Damascene によるCu配線形成
- 65nm世代CMOSプラットホームの多層プロセスの開発について : ハイブリッド多層構造の量産実用化(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 高性能配線技術 (特集 半導体プロセス技術)
- 低誘電率F添加SiO_2膜CVD技術
- 正確な翻訳などありえない
- Cu-Ag合金シードを用いたCu配線の信頼性改善
- CMPの加工特性に及ぼす力学的因子の影響
- 次世代半導体開発を担うトライボロジー技術(ナノテクノロジーとの融合によるトライボロジーの新展開,F16 機素潤滑設計部門企画)
- 「新エネルギーシステムとトライボロジー」特集号発刊によせて
- 原子間力顕微鏡を用いたシリコン酸化膜研磨メカニズムの研究
- LSIの高集積化を支える平坦化加工