130, 90, 65nm及びそれ以降の多層配線技術における low-k 絶縁膜技術
スポンサーリンク
概要
- 論文の詳細を見る
- 2005-06-03
著者
-
中村 直文
株式会社半導体先端テクノロジーズ
-
柴田 英毅
株式会社東芝セミコンダクター社
-
松永 範昭
(株)東芝研究開発センターデバイスプロセス開発センター
-
梶田 明広
(株)東芝研究開発センターデバイスプロセス開発センター
-
宮島 秀史
(株)東芝セミコンダクター社
-
依田 孝
(株)東芝セミコンダクター社
-
宮島 秀史
東芝
-
渡邉 桂
東芝
-
藤田 敬次
東芝
-
伊藤 祥代
東芝
-
秋山 和隆
東芝
-
蜂谷 貴世
東芝
-
東 和幸
東芝
-
中村 直文
東芝
-
梶田 明広
東芝
-
松永 範昭
東芝
-
猪原 正弘
東芝
-
本多 健二
東芝
-
上條 浩幸
東芝
-
中田 錬平
東芝
-
矢野 博之
東芝
-
早坂 伸夫
東芝
-
柴田 英毅
東芝
-
依田 孝
東芝
-
田渕 清隆
ソニー
-
島山 努
ソニー
-
榎本 容幸
ソニー
-
金村 龍一
ソニー
-
長谷川 利昭
ソニー
-
門村 新吾
ソニー
-
藤田 敬次
東芝セミコンダクターカンパニー
-
伊藤 祥代
東芝セミコンダクターカンパニー
-
田渕 清隆
ソニーセミコンダクターソリューションズネットワークカンパニー
-
蜂谷 貴世
東芝セミコンダクターカンパニー
-
金村 龍一
ソニーセミコンダクターソリューションズネットワークカンパニー
-
上條 浩幸
東芝セミコンダクターカンパニー
-
中田 錬平
東芝セミコンダクターカンパニー
-
早坂 伸夫
東芝セミコンダクターカンパニー
-
長谷川 利昭
ソニー(株)
-
猪原 正弘
東芝セミコンダクター社システムlsi事業部
-
榎本 容幸
ソニー株式会社
-
矢野 博之
(株)東芝セミコンダクター社
-
島山 努
ソニー(株)
-
長谷川 利昭
ソニー厚木
-
秋山 和隆
株式会社 東芝セミコンダクター社
-
東 和幸
(株)東芝セミコンダクター社
-
渡邉 桂
(株)東芝研究開発センターデバイスプロセス開発センター
-
門村 新吾
ソニー(株)ssncセミコンダクタテクノロジー開発本部プロセスプラットフォーム部門
-
本多 健二
東芝セミコンダクター社システムlsi事業部
関連論文
- 短TATシリル化ポーラス・シリカ(k=2.1)を用いた32nmノード対応Ultralow-k/Cuデュアルダマシン配線技術(配線・実装技術と関連材料技術)
- 40nm low standby power CMOS技術(IEDM特集(先端CMOSデバイス・プロセス技術))
- 多層銅配線とハイブリッドLow-k構造(porous-PAr/porous-SiOC(k=2.3/2.3)を用いた密着性の研究と密着性エネルギーの改善(配線・実装技術と関連材料技術)
- Ultra Low-k 膜(k=2.0)及び選択的バリア層CuSiNを適用した32nm世代向けCu配線技術
- RIEプラズマ耐性の持つ、ポーラスPE-CVD SiOC膜(k
- Tiバリア表面窒化プロセスによる低抵抗・高信頼性Cu配線の開発(配線・実装技術と関連材料技術)
- 微細金属配線における抵抗率のサイズ効果予測のためのモンテカルロ・シミュレーション(プロセス・デバイス・回路シミュレーション及び一般)
- 一括後抜きプロセスを用いた低コストエアギャップ配線技術(配線・実装技術と関連材料技術)
- ポーラス Low-k/Cu 配線におけるダメージ修復技術
- 130, 90, 65nm及びそれ以降の多層配線技術における low-k 絶縁膜技術
- 130, 90, 65nm及びそれ以降の多層配線技術におけるlow-k絶縁膜技術
- 45nmノード向け高信頼Cuデュアルダマシン配線のためのPVD/ALD/PVD積層バリアメタル構造
- MSQ膜を用いたCuダマシン配線プロセスにおける積層剥がれ現象
- MSQ膜を用いたCuダマシン配線プロセスにおける積層剥がれ現象( : 低誘電率層間膜及び配線技術)
- 高性能Cu配線に向けたAlピラー技術
- F_2 (Ar) プラズマ前処理を用いたTiN上への選択Wヴィアプラグ形成
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)(IEDM(先端CMOSデバイス・プロセス技術))
- TiバリアメタルによるCu配線信頼性向上
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)
- 高性能45nmノードCMOSFET技術とストレス印加による移動度向上技術のスケーラビリティ(先端CMOSデバイス・プロセス技術)
- ダマシンゲートプロセスを用いた Top-Cut デュアルストレスライナーを有する高性能 Metal/High-k Gate MOSFETs
- ダマシンゲートプロセスを用いたtop-cutデュアルストレスライナーを有する高性能Metal/High-k Gate MOSFET(IEDM(先端CMOSデバイス・プロセス技術))
- [100]及び[110]基板上の埋め込みSiGe膜による歪みSiチャンネルを有する Metal/High-k ゲート電極MOSFETs
- (100)及び(110)基板上のeSiGeによる歪みSiチャネルを有するMetal/High-k Gate Stack MOSFETのデバイス特性(IEDM(先端CMOSデバイス・プロセス技術))
- バルクCMOS向け低閾値電圧・高移動度デュアルメタルゲートトランジスタの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- バルクCMOS向け低閾値電圧・高移動度デュアルメタルゲートトランジスタの開発
- 有機低誘電体膜を用いた多層銅配線技術
- 吸湿によるヴィア不良のメカニズム及び45nm世代多層配線デザインへの影響(低誘電率層間膜,配線材料及び一般)
- 45nm node 向け塗布ポーラス low-k 膜の材料設計
- バルクCMOS向け低閾値電圧・高移動度デュアルメタルゲートトランジスタの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 最先端リソグラフィー技術と Gate-first MG/HK プロセス技術を用いたコスト競争力のある32nm世代 CMOS Platform Technology
- EUVリソグラフィーを用いた70nmピッチCu/ポーラス低誘電率膜デュアルダマシンインテグレーションの基礎検討(配線・実装技術と関連材料技術)
- 65nm世代CMOSプラットホームの多層プロセスの開発について : ハイブリッド多層構造の量産実用化(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 低抵抗・高信頼Cu配線のためのシリサイドキャップ技術(配線・実装技術と関連材料技術)
- 高性能配線技術 (特集 半導体プロセス技術)
- 3p-F-5 Rb_K_XNiCl_3の磁気相図
- 3p-L-18 準二次元(S=1/2)磁性体K_2SrCu(NO_2)_6の磁気測定
- 28p-U1-16 KNiCl_3の磁気測定
- 低誘電率F添加SiO_2膜CVD技術
- CuSiN/Cu/Ti系バリア構造におけるCu表面酸化層のEM信頼性へ与える影響 (シリコン材料・デバイス)
- コンタクト抵抗特性に与えるTiN/Tiスパッタ密着層形成法の影響
- Cu-Ag合金シードを用いたCu配線の信頼性改善
- ED2000-136 / SDM2000-118 / ICD-2000-72 低誘電率膜を用いたCuデュアルダマシン配線の形成技術
- ED2000-136 / SDM2000-118 / ICD2000-72 低誘電率膜を用いたCuデュアルダマシン配線の形成技術
- ED2000-136 / SDM2000-118 / ICD2000-72 低誘電率膜を用いたCuデュアルダマシン配線の形成技術
- フッ素樹脂による低誘電率化の検討
- 低誘電率膜を用いた層間絶縁膜構造における容量シミュレーション
- ECRプラズマCVD法によるTi製膜とコンタクトへの適用
- ECRプラズマCVD法によるTiN/Ti膜の形成とコンタクトへの適用
- 次世代LSIバックエンドに向けた光配線技術
- 超微細Cu配線における電気抵抗率上昇の検討
- 低抵抗・高信頼Cu配線のためのシリサイドキャップ技術
- CuSiN/Cu/Ti系バリア構造におけるCu表面酸化層のEM信頼性へ与える影響(配線・実装技術と関連材料技術)
- ナノカーボン配線 : 微細金属配線代替を目指して(先端テクノロジ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- ナノカーボン配線 : 微細金属配線代替を目指して(先端テクノロジ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 白色LED向け高放熱性ウエーハレベル・チップスケール・パッケー・ジの開発(配線・実装技術と関連材料技術)