ECRプラズマCVD法によるTiN/Ti膜の形成とコンタクトへの適用
スポンサーリンク
概要
- 論文の詳細を見る
- 1995-11-30
著者
-
門村 新吾
ソニー
-
門村 新吾
ソニー(株)
-
青山 純一
ソニー
-
門村 新吾
ソニー(株)セミコンダクタカンパニー 超lsi研究所
-
川島 淳志
ソニー(株)
-
青山 純一
超lsi研究所
-
青山 純一
ソニー(株)
-
宮本 孝章
ソニー(株)セミコンダクタカンパニー 超LSI研究所
-
川島 淳志
ソニー(株)セミコンダクタカンパニー 超lsi研究所
関連論文
- 130, 90, 65nm及びそれ以降の多層配線技術における low-k 絶縁膜技術
- 130, 90, 65nm及びそれ以降の多層配線技術におけるlow-k絶縁膜技術
- ダマシンゲートプロセスを用いた Top-Cut デュアルストレスライナーを有する高性能 Metal/High-k Gate MOSFETs
- ダマシンゲートプロセスを用いたtop-cutデュアルストレスライナーを有する高性能Metal/High-k Gate MOSFET(IEDM(先端CMOSデバイス・プロセス技術))
- [100]及び[110]基板上の埋め込みSiGe膜による歪みSiチャンネルを有する Metal/High-k ゲート電極MOSFETs
- (100)及び(110)基板上のeSiGeによる歪みSiチャネルを有するMetal/High-k Gate Stack MOSFETのデバイス特性(IEDM(先端CMOSデバイス・プロセス技術))
- バルクCMOS向け低閾値電圧・高移動度デュアルメタルゲートトランジスタの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- バルクCMOS向け低閾値電圧・高移動度デュアルメタルゲートトランジスタの開発
- 有機低誘電体膜を用いた多層銅配線技術
- バルクCMOS向け低閾値電圧・高移動度デュアルメタルゲートトランジスタの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 0.13μmデバイス対応ポリメタルゲートエッチング
- Cu-Ag合金シードを用いたCu配線の信頼性改善
- ED2000-136 / SDM2000-118 / ICD-2000-72 低誘電率膜を用いたCuデュアルダマシン配線の形成技術
- ED2000-136 / SDM2000-118 / ICD2000-72 低誘電率膜を用いたCuデュアルダマシン配線の形成技術
- ED2000-136 / SDM2000-118 / ICD2000-72 低誘電率膜を用いたCuデュアルダマシン配線の形成技術
- フッ素樹脂による低誘電率化の検討
- 低誘電率膜を用いた層間絶縁膜構造における容量シミュレーション
- 低温プロセスによる高絶縁・高容量Ta_2O_5キャパシタ膜の作製 : Ta_2O_5キャパシタ膜の電気的特性改善
- 低温オゾンアニールによるTa_2O_5膜の絶縁性改善
- ECRプラズマCVD法によるTi製膜とコンタクトへの適用
- ECRプラズマCVD法によるTiN/Ti膜の形成とコンタクトへの適用
- ECR CVD Tiの成膜特性とコンタクト形成