バルクCMOS向け低閾値電圧・高移動度デュアルメタルゲートトランジスタの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
スポンサーリンク
概要
- 論文の詳細を見る
今回我々はnMOS用電極としてPVD-HfSi_x、pMOS用電極としてPVD-Ru、ゲート絶縁膜としてHfO_2を用い、dual metal gate/high-k CMOSの開発を行った。低く対称なV_tと高い移動度(nMOS:Universal比100%、pMOS:80%)を得ることができ、L_g=60nmのnMOS(pMOS)において、780(265)uA/um(I_<off>=1nA/um,V_<dd>=1V)という高いI_<on>を得た。また、上述のRu/HfO_2スタックを(110)基板上に作製し、正孔移動度の増大効果によって400uA/um(I_<off>=1nA/um,V_<dd>=1V)のI_<on>を得た。
- 社団法人電子情報通信学会の論文
- 2006-08-10
著者
-
山本 亮
ソニー(株)
-
斎藤 正樹
ソニー(株)
-
門村 新吾
ソニー
-
長島 直樹
ソニー株式会社
-
加藤 孝義
ソニー(株)半導体事業グループ セミコンダクタテクノロジー開発本部
-
王 俊利
ソニー(株)
-
平野 智之
ソニー(株)
-
山口 晋平
ソニー(株)
-
田井 香織
ソニー(株)
-
長濱 嘉彦
ソニー(株)
-
萩本 賢哉
ソニー(株)
-
神田 さおり
ソニー(株)
-
長野 香
ソニー(株)
-
田川 幸雄
ソニー(株)
-
岩元 勇人
ソニー(株)
-
門村 新吾
ソニー(株)
-
長島 直樹
ソニー(株)
-
安藤 崇志
ソニー(株)
-
檜山 進
ソニー(株)半導体事業グループ セミコンダクタテクノロジー開発本部
-
Wang J.
ソニー(株)半導体事業グループ セミコンダクタテクノロジー開発本部
-
山中 真由美
ソニー(株)半導体事業グループ セミコンダクタテクノロジー開発本部
-
寺内 佐苗
ソニー(株)半導体事業グループ セミコンダクタテクノロジー開発本部
-
館下 八州志
ソニー(株)半導体事業グループ セミコンダクタテクノロジー開発本部
-
斉藤 正樹
ソニー(株)半導体事業グループ セミコンダクタテクノロジー開発本部
-
萩本 賢哉
ソニー株式会社
-
岩元 勇人
ソニー株式会社
-
館下 八州志
ソニー(株)
-
門村 新吾
ソニー(株)セミコンダクタカンパニー 超lsi研究所
関連論文
- 130, 90, 65nm及びそれ以降の多層配線技術における low-k 絶縁膜技術
- 130, 90, 65nm及びそれ以降の多層配線技術におけるlow-k絶縁膜技術
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)(IEDM(先端CMOSデバイス・プロセス技術))
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)
- 高性能45nmノードCMOSFET技術とストレス印加による移動度向上技術のスケーラビリティ(先端CMOSデバイス・プロセス技術)
- 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果
- ダマシンゲートプロセスを用いた Top-Cut デュアルストレスライナーを有する高性能 Metal/High-k Gate MOSFETs
- ダマシンゲートプロセスを用いたtop-cutデュアルストレスライナーを有する高性能Metal/High-k Gate MOSFET(IEDM(先端CMOSデバイス・プロセス技術))
- [100]及び[110]基板上の埋め込みSiGe膜による歪みSiチャンネルを有する Metal/High-k ゲート電極MOSFETs
- (100)及び(110)基板上のeSiGeによる歪みSiチャネルを有するMetal/High-k Gate Stack MOSFETのデバイス特性(IEDM(先端CMOSデバイス・プロセス技術))
- バルクCMOS向け低閾値電圧・高移動度デュアルメタルゲートトランジスタの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- バルクCMOS向け低閾値電圧・高移動度デュアルメタルゲートトランジスタの開発
- チャネル方向と構造起因歪みの組み合わせを用いた45nm世代のための高移動度CMOSFET(IEDM特集(先端CMOSデバイス・プロセス技術))
- 有機低誘電体膜を用いた多層銅配線技術
- ベベルブラシ洗浄プロセスの開発(半導体のプロセス・デバイス(表面,界面,信頼性),一般)
- 次世代半導体デバイスにおける超精密洗浄技術 (特集 工作機械:砥粒加工技術編)
- バルクCMOS向け低閾値電圧・高移動度デュアルメタルゲートトランジスタの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- バルク型サイリスタを用いた高速動作SRAMセルの開発(新メモリ技術とシステムLSI)
- サイリスタのSRAMへの応用(パワーエレクトロニクスの課題と展望-ワイドバンドギャップ素子の可能性を含めて)
- 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- Si(110)基板上CMOSトランジスタ特性のGate酸化プロセス依存性(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 65nm世代CMOSプラットホームの多層プロセスの開発について : ハイブリッド多層構造の量産実用化(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 低Hf濃度キャップ層(Hf=6%)形成によるHfSiONゲート絶縁膜の電気特性および信頼性向上とそのメカニズム
- Cu-Ag合金シードを用いたCu配線の信頼性改善
- ED2000-136 / SDM2000-118 / ICD-2000-72 低誘電率膜を用いたCuデュアルダマシン配線の形成技術
- ED2000-136 / SDM2000-118 / ICD2000-72 低誘電率膜を用いたCuデュアルダマシン配線の形成技術
- ED2000-136 / SDM2000-118 / ICD2000-72 低誘電率膜を用いたCuデュアルダマシン配線の形成技術
- フッ素樹脂による低誘電率化の検討
- 低誘電率膜を用いた層間絶縁膜構造における容量シミュレーション
- MOSFETレイアウトによるトランジスタ特性変動の解析(プロセス・デバイス・回路シミュレーション及び一般)
- MOSFETレイアウトによるトランジスタ特性変動の解析(プロセス・デバイス・回路シミュレーション及び一般)
- ECRプラズマCVD法によるTi製膜とコンタクトへの適用
- ECRプラズマCVD法によるTiN/Ti膜の形成とコンタクトへの適用
- 低Noise/高飽和電荷量CMOS Image Sensorの開発(固体撮像技術および一般)