MOSFETレイアウトによるトランジスタ特性変動の解析(プロセス・デバイス・回路シミュレーション及び一般)
スポンサーリンク
概要
- 論文の詳細を見る
近年、LSIの歩留まり低下・設計マージンの増大の要因の一つとしてMOSFETのレイアウトに依存した特性変動が挙げられる。本発表では、TCAD SimulationおよびTEG実測結果を用いて、MOSFETのレイアウトに依存した特性変動(オン電流、閾値電圧)について応力、Active Area面積の観点から行った考察結果について報告する。
- 社団法人電子情報通信学会の論文
- 2007-10-24
著者
-
長島 直樹
ソニー株式会社
-
長島 直樹
ソニー(株)
-
長島 直樹
ソニー(株)半導体事業本部セミコンダクタテクノロジー開発部門
-
安西 邦夫
ソニー(株)半導体事業本部セミコンダクタテクノロジー開発部門
-
津野 仁志
ソニー(株)半導体事業本部セミコンダクタテクノロジー開発部門
-
松村 正雄
ソニー(株)半導体事業本部セミコンダクタテクノロジー開発部門
-
南 里江
ソニー(株)半導体事業本部セミコンダクタテクノロジー開発部門
-
樋浦 洋平
ソニー(株)半導体事業本部セミコンダクタテクノロジー開発部門
-
竹尾 明
ソニー(株)半導体事業本部セミコンダクタテクノロジー開発部門
-
傅 穎詩
ソニー(株)半導体事業本部セミコンダクタテクノロジー開発部門
-
福崎 勇三
ソニー(株)半導体事業本部セミコンダクタテクノロジー開発部門
-
菅野 道博
ソニー(株)半導体事業本部セミコンダクタテクノロジー開発部門
-
安斎 久浩
ソニー(株)半導体事業本部セミコンダクタテクノロジー開発部門
関連論文
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)(IEDM(先端CMOSデバイス・プロセス技術))
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)
- 高性能45nmノードCMOSFET技術とストレス印加による移動度向上技術のスケーラビリティ(先端CMOSデバイス・プロセス技術)
- 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果
- ダマシンゲートプロセスを用いた Top-Cut デュアルストレスライナーを有する高性能 Metal/High-k Gate MOSFETs
- ダマシンゲートプロセスを用いたtop-cutデュアルストレスライナーを有する高性能Metal/High-k Gate MOSFET(IEDM(先端CMOSデバイス・プロセス技術))
- [100]及び[110]基板上の埋め込みSiGe膜による歪みSiチャンネルを有する Metal/High-k ゲート電極MOSFETs
- (100)及び(110)基板上のeSiGeによる歪みSiチャネルを有するMetal/High-k Gate Stack MOSFETのデバイス特性(IEDM(先端CMOSデバイス・プロセス技術))
- バルクCMOS向け低閾値電圧・高移動度デュアルメタルゲートトランジスタの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- バルクCMOS向け低閾値電圧・高移動度デュアルメタルゲートトランジスタの開発
- チャネル方向と構造起因歪みの組み合わせを用いた45nm世代のための高移動度CMOSFET(IEDM特集(先端CMOSデバイス・プロセス技術))
- バルクCMOS向け低閾値電圧・高移動度デュアルメタルゲートトランジスタの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 65nm世代CMOSプラットホームの多層プロセスの開発について : ハイブリッド多層構造の量産実用化(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- MOSFETレイアウトによるトランジスタ特性変動の解析(プロセス・デバイス・回路シミュレーション及び一般)
- MOSFETレイアウトによるトランジスタ特性変動の解析(プロセス・デバイス・回路シミュレーション及び一般)