チャネル方向と構造起因歪みの組み合わせを用いた45nm世代のための高移動度CMOSFET(IEDM特集(先端CMOSデバイス・プロセス技術))

スポンサーリンク

概要

• 論文の詳細を見る

• <100>チャネルと構造起因引っ張り歪みを組み合わせ、nMOS/pMOSの特性を同時に向上させた。

• 社団法人電子情報通信学会の論文
• 2005-01-14

著者

• 斎藤 正樹

  ソニー(株)

• 大石 周

  東芝セミコンダクター社システムLSI事業部

• 吉村 尚郎

  東芝セミコンダクター社システムLSI事業部

• 岩井 正明

  東芝セミコンダクター社システムLSI事業部

• 松岡 史倫

  東芝セミコンダクター社システムLSI事業部

• 佐貫 朋也

  (株)東芝セミコンダクタ社システムLSI第一事業部システムLSIデバイス技術開発部

• 菰田 泰生

  (株)東芝セミコンダクタ社システムLSI第一事業部システムLSIデバイス技術開発部

• 岩井 正明

  (株)東芝セミコンダクタ社システムLSI第一事業部システムLSIデバイス技術開発部

• 長島 直樹

  ソニー株式会社

• 松岡 史倫

  (株)東芝セミコンダクタ社システムLSI第一事業部システムLSIデバイス技術開発部

• 大石 周

  (株)東芝セミコンダクター社システムLSI第一事業部

• 笠井 邦弘

  (株)東芝セミコンダクター社システムLSI第一事業部システムLSIデバイス技術開発部

• 吉村 尚朗

  (株)東芝セミコンダクター社システムLSI第一事業部システムLSIデバイス技術開発部

• 大野 圭一

  SONY(株)セミコンダクタソリューションズネットワークカンパニー

• 斎藤 正樹

  SONY(株)セミコンダクタソリューションズネットワークカンパニー

• 長島 直樹

  SONY(株)セミコンダクタソリューションズネットワークカンパニー

• 野口 達夫

  (株)東芝セミコンダクター社システムLSI第一事業部システムLSIデバイス技術開発部

• 大野 圭一

  ソニー株式会社

• 松岡 史倫

  東芝

• 佐貫 朋也

  株式会社東芝セミコンダクター社システムLSI事業部

• 松岡 史倫

  (株)東芝セミコンダクター社システムlsi事業部

• 笠井 邦弘

  (株)東芝セミコンダクター社soc研究開発センター

関連論文

• 0.9μm Pitch Pixel CMOSイメージセンサ設計手法(固体撮像技術)
• 40nm low standby power CMOS技術(IEDM特集(先端CMOSデバイス・プロセス技術))
• 14nmゲートCMOS技術 : poly-SiGe ゲート電極、及びNiSiを用いた低温プロセスによる性能向上
• 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)(IEDM(先端CMOSデバイス・プロセス技術))
• ED2000-134 / SDM2000-116 / ICD-2000-70 SbとInの高角度ハローイオン注入による80nmゲート長CMOSの実現
• ED2000-134 / SDM2000-116 / ICD2000-70 SbとInの高角度ハローイオン注入による80nmゲート長CMOSの実現
• 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)
• 高性能45nmノードCMOSFET技術とストレス印加による移動度向上技術のスケーラビリティ(先端CMOSデバイス・プロセス技術)
• 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果
• 微細化限界を打破する最先端CMOSデバイス技術 (特集 明日を切り開くシステムLSI)
• ストレス技術を加えた不純物偏析Schottkyソース/ドレイントランジスタを用いた0.7VにおけるSRAM特性(メモリ,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• ストレス技術を加えた不純物偏析Schottkyソース/ドレイントランジスタを用いた0.7VにおけるSRAM特性(メモリ, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• ダマシンゲートプロセスを用いた Top-Cut デュアルストレスライナーを有する高性能 Metal/High-k Gate MOSFETs
• ダマシンゲートプロセスを用いたtop-cutデュアルストレスライナーを有する高性能Metal/High-k Gate MOSFET(IEDM(先端CMOSデバイス・プロセス技術))
• [100]及び[110]基板上の埋め込みSiGe膜による歪みSiチャンネルを有する Metal/High-k ゲート電極MOSFETs
• (100)及び(110)基板上のeSiGeによる歪みSiチャネルを有するMetal/High-k Gate Stack MOSFETのデバイス特性(IEDM(先端CMOSデバイス・プロセス技術))
• バルクCMOS向け低閾値電圧・高移動度デュアルメタルゲートトランジスタの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• バルクCMOS向け低閾値電圧・高移動度デュアルメタルゲートトランジスタの開発
• チャネル方向と構造起因歪みの組み合わせを用いた45nm世代のための高移動度CMOSFET(IEDM特集(先端CMOSデバイス・プロセス技術))
• 次世代技術の詳細 45nm世代の論理LSI技術を確立 遅延時間を30%以上短縮 (Cover Story 特集 半導体・新進化論--微細化危機を3次元が救う)
• 吸湿によるヴィア不良のメカニズム及び45nm世代多層配線デザインへの影響(低誘電率層間膜,配線材料及び一般)
• 歪みSi CMOSFETのスケーラビリティと40nmゲート長の高性能な歪みSi CMOSFET技術(IEDM特集:先端CMOSデバイス・プロセス技術)
• バルクCMOS向け低閾値電圧・高移動度デュアルメタルゲートトランジスタの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 0.15μm世代以降のサリサイドプロセス
• 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• ED2000-134 / SDM2000-116 / ICD2000-70 SbとInの高角度ハローイオン注入による80nmゲート長CMOSの実現
• 1〜5V動作1Mb Full CMOS SRAMの高速・低スタンバイ電力回路設計
• 最先端リソグラフィー技術と Gate-first MG/HK プロセス技術を用いたコスト競争力のある32nm世代 CMOS Platform Technology
• 65nm世代以降のVdd,Vthのスケーリング指針の新規提案(VLSI回路,デバイス技術(高速,低電圧,低電力))
• 65nm世代以降のVdd,Vthのスケーリング指針の新規提案(VLSI回路,デバイス技術(高速,低電圧,低電力))
• 65nm世代CMOSプラットホームの多層プロセスの開発について : ハイブリッド多層構造の量産実用化(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
• 90nm世代におけるSoC向け高集積混載SRAM技術(MRAM,不揮発メモリ,メモリ,一般)
• 完全CMOSプロセスを用いたバイポーラ搭載高速キャッシュSRAM製造プロセスの開発
• 埋め込み素子/ウェル分離を用いた微細Full CMOS型SRAMの開発
• 低Hf濃度キャップ層(Hf=6%)形成によるHfSiONゲート絶縁膜の電気特性および信頼性向上とそのメカニズム
• レイアウト依存性を考慮したコンパクトモデルの開発(IEDM特集(先端CMOSデバイス・プロセス技術))
• エピタキシャルチャネルMOSFETによるアナログ特性の改善
• 1V高速動作と低スタンバイ電力を両立させた0.5μm完全CMOS SRAM技術
• MOSFETレイアウトによるトランジスタ特性変動の解析(プロセス・デバイス・回路シミュレーション及び一般)
• レイアウト依存性を考慮したコンパクトモデルの開発
• 低Noise/高飽和電荷量CMOS Image Sensorの開発(固体撮像技術および一般)
• High-K/Metal Gate MOSFETsにおける新しいレイアウト依存性(IEDM特集(先端CMOSデバイス・プロセス技術))
• 低Noise/高飽和電荷量 CMOS Image Sensor の開発
• 1.2μm裏面照射型イメージセンサにおける飽和信号増大と混色抑制のための三次元構造(固体撮像技術および一般)

もっと見る 閉じる

スポンサーリンク