ED2000-134 / SDM2000-116 / ICD2000-70 SbとInの高角度ハローイオン注入による80nmゲート長CMOSの実現

スポンサーリンク

概要

• 論文の詳細を見る

• 重元素(Sb, In)の高角度ハローイオン注入による80nm CMOSの最適化をSimulationと試作により検証した。pMOSFETにおいては、高角度イオン注入によるSbハローが短チャネル効果の抑制のみでなく、高い駆動電流の達成とPNトンネル電流の抑制に対しても非常に効果的であることが明らかになった。一方、nMOSFETにおいては、高角度イオン注入によるInハローでは高濃度Inの増速拡散と低い活性化率により所望の特性が得られないことが判明した。最後に、これらの技術を最適化することで超高性能80nmCMOSが実現できることを示した。

• 社団法人電子情報通信学会の論文
• 2000-08-18

著者

• 藤原 実

  (株)東芝セミコンダクター社SoC研究開発センター

• 安達 甘奈

  (株)東芝セミコンダクター社SoC研究開発センター

• 高柳 万里子

  (株)東芝セミコンダクター社SoC研究開発センター

• 吉村 尚郎

  (株)東芝 セミコンダクター社システムLSI開発センター

• 豊島 義明

  (株)東芝 セミコンダクター社SoC研究開発センター

• 藤原 実

  株式会社東芝セミコンダクター社半導体研究開発センター

• 宮下 桂

  (株)東芝 セミコンダクター社 マイクロエレクトロニクス技術研究所 デバイス技術研究所

• 中山 武雄

  (株)東芝 セミコンダクター社 マイクロエレクトロニクス技術研究所 デバイス技術研究所

• 中山 武雄

  東芝セミコンダクター社システムlsi事業部

• 吉村 尚郎

  東芝セミコンダクター社システムLSI事業部

• 宮下 桂

  東芝

関連論文

• 40nm low standby power CMOS技術(IEDM特集(先端CMOSデバイス・プロセス技術))
• hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
• 14nmゲートCMOS技術 : poly-SiGe ゲート電極、及びNiSiを用いた低温プロセスによる性能向上
• 極薄膜NO Oxynitrideゲート絶縁膜とNi SALICIDEプロセスを用いた高性能35nmゲート長CMOS
• 窒素高濃度極薄SiON膜のV_改善メカニズム(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
• 低消費電力LSI用HfSiON-CMOSFET実用化技術(Advanced ULSI Technology, 先端デバイスの基礎と応用に関するアジアワークショップ(AWAD2005))
• 微細金属配線における抵抗率のサイズ効果予測のためのモンテカルロ・シミュレーション(プロセス・デバイス・回路シミュレーション及び一般)
• シミュレーションを用いた微小MOSFETにおける寄生抵抗の解析および抽出方法の検討(プロセス・デバイス・回路シミュレーション及び一般)
• FinFETを用いたhp22nm node SRAMのロバストなデバイス設計(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
• 90nmノード高性能部分空乏型SOI CMOSデバイス
• 高濃度に窒化されたゲート絶縁膜を有するMOSFETのアナログ特性
• ED2000-134 / SDM2000-116 / ICD-2000-70 SbとInの高角度ハローイオン注入による80nmゲート長CMOSの実現
• ED2000-134 / SDM2000-116 / ICD2000-70 SbとInの高角度ハローイオン注入による80nmゲート長CMOSの実現
• 微細化限界を打破する最先端CMOSデバイス技術 (特集 明日を切り開くシステムLSI)
• ストレス技術を加えた不純物偏析Schottkyソース/ドレイントランジスタを用いた0.7VにおけるSRAM特性(メモリ,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• ストレス技術を加えた不純物偏析Schottkyソース/ドレイントランジスタを用いた0.7VにおけるSRAM特性(メモリ, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• チャネル方向と構造起因歪みの組み合わせを用いた45nm世代のための高移動度CMOSFET(IEDM特集(先端CMOSデバイス・プロセス技術))
• 32nm世代以降に向けた高性能Two-step Recessed SiGe-S/D構造pMOSFET(シリコン関連材料の作製と評価)
• プラズマ窒化プロセスを用いた極薄ゲート絶縁膜形成における反応メカニズムの考察とさらなる薄膜化の検討
• 歪みSi CMOSFETのスケーラビリティと40nmゲート長の高性能な歪みSi CMOSFET技術(IEDM特集:先端CMOSデバイス・プロセス技術)
• 次世代極薄ゲート酸窒化膜形成技術
• ポリメタルゲート電極技術
• サブ100nm向けエレベートソース・ドレイン構造の設計指針
• hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
• 32nmノード以降に向けたFinFET SRAMセルのDC特性ばらつき(IEDM(先端CMOSデバイス・プロセス技術))
• CT-1-3 22nm世代に向けたFinFET SRAM技術(CT-1.10nm世代に向けた新LSI技術,チュートリアル講演,ソサイエティ企画)
• FinFETを用いたhp22nm node SRAMのロバストなデバイス設計(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
• サブ100nm向けエレベートソース・ドレイン構造の設計指針
• 0.15μm世代以降のサリサイドプロセス
• ED2000-134 / SDM2000-116 / ICD2000-70 SbとInの高角度ハローイオン注入による80nmゲート長CMOSの実現
• 1〜5V動作1Mb Full CMOS SRAMの高速・低スタンバイ電力回路設計
• 低待機時電力HfSiON-CMOSFET技術(先端CMOSデバイス・プロセス技術)
• Mixed Signal CMOS用HfSiONゲート絶縁膜の最適化(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
• Mixed Signal CMOS用HfSiONゲート絶縁膜の最適化(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
• HfSiONゲート絶縁膜のヒステリシスに寄与するトラップの解析(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
• HfSiONゲート絶縁膜CMOSの性能と信頼性におけるHf濃度の影響
• HfSiON-CMOSFETの高性能・高信頼性に向けたHf濃度の指針(IEDM特集(先端CMOSデバイス・プロセス技術))
• 65nmノード世代に向けたHigh-kゲート絶縁膜(HfSiON)のCMOSFET設計(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
• 65nmノード世代に向けたHigh-kゲート絶縁膜(HfSiON)のCMOSFET設計(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
• プラズマ酸化とプラズマ窒化を用いた、低消費電力CMOSデバイス向けHfSiONゲート絶縁膜の形成(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
• 最先端リソグラフィー技術と Gate-first MG/HK プロセス技術を用いたコスト競争力のある32nm世代 CMOS Platform Technology
• HfSiONの熱活性型破壊モデル(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
• ゲートリークの救世主、それはHigh-k!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
• ゲートリークの救世主、それはHigh-k!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
• 濃度勾配法による量子効果を導入したデバイス・シミュレーション
• 濃度勾配法による量子効果を導入したデバイス・シミュレーション
• (110)シリコン基板上に形成した極薄酸化膜CMOSの電気的特性
• 高濃度に窒化されたゲート絶縁膜を有するMOSFETのアナログ特性
• 極微細TaC_x/HfSiONデバイスの性能および歪み効果に対するTaC_x組成の影響(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 低消費電力LSI用HfSiON-CMOSFET実用化技術(Advanced ULSI Technology, 先端デバイスの基礎と応用に関するアジアワークショップ(AWAD2005))
• CMOS回路の低電圧化はどうすすめるべきか(VLSI回路,デバイス技術(高速,低電圧,低電力))
• CMOS回路の低電圧化はどうすすめるべきか(VLSI回路,デバイス技術(高速,低電圧,低電力))
• HfSiO(N)膜の欠陥生成と絶縁破壊機構(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
• 極微細TaC_x/HfSiONデバイスの性能および歪み効果に対するTaC_x組成の影響(低電圧/低消費電力技術,新デバイス・回路とその応用)
• シミュレーションを用いた微小MOSFETにおける寄生抵抗の解析および抽出方法の検討(プロセス・デバイス・回路シミュレーション及び一般)
• TFT SRAMを用いた3D-FPGAの開発(デザインガイア2010 : VLSI設計の新しい大地)
• 90nmノード高性能部分空乏型SOI CMOSデバイス
• メタルゲートトランジスタの性能検証
• メタルゲートトランジスタの性能検証
• レイアウト依存性を考慮したコンパクトモデルの開発(IEDM特集(先端CMOSデバイス・プロセス技術))
• N2Oオキシナイトライドプロセスが微細MOSFETトランジスタ特性に与える影響
• N_2O オキシナイトライドプロセスが微細MOSFETトランジスタ特性に与える影響
• レイアウト依存性を考慮したコンパクトモデルの開発
• ナノスケールMOSFETにおけるプラズマドーピングとレーザーアニールを適用した急峻SDEの検討(低電圧/低消費電力技術,新デバイス・回路とその応用)
• ナノスケールMOSFETにおけるプラズマドーピングとレーザーアニールを適用した急峻SDEの検討(低電圧/低消費電力技術,新デバイス・回路とその応用)
• High-K/Metal Gate MOSFETsにおける新しいレイアウト依存性(IEDM特集(先端CMOSデバイス・プロセス技術))

もっと見る 閉じる

スポンサーリンク