FinFETを用いたhp22nm node SRAMのロバストなデバイス設計(VLSI回路, デバイス技術(高速・低電圧・低消費電力))

概要

論文の詳細を見る
FinFETを用いたhp22nm nodeのSRAMの実現可能性について、Static Noise Margin(SNM)の観点から議論する。デバイスおよび回路シミュレーションを行った結果、Icell(-4.5σ)=8μA、SNM(-4.5σ)>0mVの条件を課すとV_<dd>=0.5VでのSRAM動作にはV_<th>ばらつき(σV_<th>)を40mV以下にすることが必要であり、プロセスばらつきとしては10%以下に抑制する必要があることがわかった。更にIcell(-4.5σ)=8μAを維持しながらV_<dd>を上げずにプロセスばらつきを20%まで緩和するためのデバイス設計についても検討した。その結果、driver nFETのV_<th>は固定のまま、transfer nFETのゲート長またはゲート仕事関数を変えてV_<th>を115mV上げ、かつFinのアスペクト比を4前後にすることが有効であることが見出された。これらのデバイス設計を行うことでこの世代においてもFinFETを用いたSRAMの動作が可能であることを定性的に示した。
社団法人電子情報通信学会の論文
2005-08-12