Takeuchi プロットを用いた High-k/Metal-Gate MOSFET のばらつき評価

スポンサーリンク

概要

• 論文の詳細を見る
• 2011-08-18

著者

• 平本 俊郎

  東京大学生産技術研究所

• 竹内 潔

  MIRAI-Selete

• 西田 彰男

  MIRAI-Selete

• 蒲原 史朗

  MIRAI-Selete

• 稲葉 聡

  東芝セミコンダクター社半導体研究開発センター

• 水谷 朋子

  東京大学生産技術研究所

• KUMAR Anil

  東京大学生産技術研究所

• 稲葉 聡

  MIRAI-Selete

• 最上 徹

  MIRAI-Selete

• 寺田 和夫

  広島市立大学

関連論文

• 依頼講演 「電流立上り電圧」ばらつきに起因する微細MOSトランジスタのランダム電流ばらつきの解析 (集積回路)
• 微細トランジスタにおける特性ばらつきの現状と将来動向(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 新規格化法を用いた工場/製品/水準間比較によるシリコンMOSFETのランダムしきい値ばらつき評価
• 新規格化法を用いたファブ/テクノロジ/水準間比較によるランダムしきい値ばらつき評価(IEDM(先端CMOSデバイス・プロセス技術))
• 微細MOSデバイスにおけるランダムばらつき(プロセス・デバイス・回路シミュレーション及び一般)
• 1.MOSトランジスタのスケーリングに伴う特性ばらつき(CMOSデバイスの微細化に伴う特性ばらつきの増大とその対策)
• 増大する微細MOSトランジスタの特性ばらつき : 現状と対策
• シリコン技術
• (110)SOI基板上に作製したGAAシリコンナノワイヤの移動度評価(低電圧/低消費電力技術、新デバイス・回路とその応用)
• SRAM : 低電圧化とばらつきへの挑戦(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• SRAM: 低電圧化とばらつきへの挑戦(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 微細トランジスタにおける特性ばらつきの現状と将来動向(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 0.15μm部分空乏型SOI MOSFETにおけるサブバンドギャップインパクトイオン化と基板浮遊効果
• 0.1μm薄膜SOI MOSFETのデバイス・プロセス設計と特性評価
• リソグラフィー限界を越えたSi量子細線MOSFETの作製と室温におけるクーロンブロケードの観測
• 低電圧動作0.1ミクロン薄膜SOI MOSFETの試作と特性評価
• 異方性エッチングによるSi極微細MOSFETの作製と室温におけるクーロンブロケード振動の観測
• スプリットゲートによる極微細SOI-MOSにおけるコンダクタンス振動現象
• SOI基板上に作製したスプリットゲートMOS構造のコンダクタンス振動現象
• SOI基板上に作製したスプリットゲートMOS構造のコンダクタンス振動現象
• 「電流立上り電圧」ばらつきに起因する微細MOSトランジスタのランダム電流ばらつきの解析(低電圧/低消費電力技術,新デバイス・回路とその応用)
• DMA TEGによるSRAMのスタティックノイズマージンの直接測定と解析(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 「電流立上り電圧」ばらつきに起因する微細MOSトランジスタのランダム電流ばらつきの解析(デバイス,低電圧/低消費電力技術,新デバイス・回路とその応用)
• DMA TEGによるSRAMのスタティックノイズマージンの直接測定と解析(高信頼技術,低電圧/低消費電力技術,新デバイス・回路とその応用)
• 膜厚5nm以下の(110)面ダブルゲート極薄SOI nMOSFETにおけるボリュームインバージョンによる移動度向上(先端CMOSデバイス・プロセス技術)
• VTCMOSに最適な基板バイアス係数可変完全空乏型SOI MOSFET(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
• VTCMOSに最適な基板バイアス係数可変完全空乏型SOI MOSFET(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
• 短チャネルlow-Fin FETの基板バイアス係数における角の効果(VLSI回路,デバイス技術(高速,低電圧,低電力))
• 極薄SOI MOSFETにおけるしきい値電圧のばらつきと移動度の振る舞い(VLSI回路,デバイス技術(高速,低電圧,低電力))
• 短チャネルlow-Fin FETの基板バイアス係数における角の効果(VLSI回路,デバイス技術(高速,低電圧,低電力))
• 極薄SOI MOSFETにおけるしきい値電圧のばらつきと移動度の振る舞い(VLSI回路,デバイス技術(高速,低電圧,低電力))
• 低消費電力動作向けSemi-Planar SOI MOSFET(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
• 極薄SOI pMOSFET中において発現する量子閉じ込め効果によるしきい電圧調整範囲の増大(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
• 低消費電力動作向けSemi-Planar SOI MOSFET(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
• 極薄SOI pMOSFET中において発現する量子閉じ込め効果によるしきい電圧調整範囲の増大(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
• しきい値可変CMOS(VTCMOS)における反転層の有限厚さの影響(先端CMOS及びプロセス関連技術)
• しきい電圧可変完全空乏型SOI MOSFETのしきい電圧調整範囲
• C-11-1 微細MOSトランジスタの特性ばらつきの研究(C-11.シリコン材料・デバイス,一般セッション)
• ロバストトランジスタ技術 : 特性ばらつきの現状と対策(第15回先端半導体デバイスの基礎と応用に関するアジア・太平洋ワークショップ(AWAD2007))
• ロバストトランジスタ技術 : 特性ばらつきの現状と対策(第15回先端半導体デバイスの基礎と応用に関するアジア・太平洋ワークショップ(AWAD2007))
• 極狭チャネルMOSFETにおける量子力学的狭チャネル効果
• 極狭チャネルMOSFETにおける量子力学的狭チャネル効果
• シリコン微結晶を用いたメモリデバイスにおけるドットサイズとサイズのばらつきの影響評価とポテンシャル分布
• 極薄膜SOIトランジスタにおける量子効果による移動度向上(ゲートスタック構造の新展開(I),ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
• 異方性エッチングにより作製したシリコン単電子トランジスタの室温動作 (マイクロマシン特集号)
• シリコン単一電子素子における量子効果の評価
• シリコン単一電子素子における量子効果の評価
• 異方性エッチングによる高精度シリコン極微細構造作製プロセス
• 薄膜BOX完全空乏型SOI MOSFETにおけるばらつきの影響(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 薄膜BOX完全空乏型SOI MOSFETにおけるばらつきの影響(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 薄膜BOX完全空乏型SOI MOSFETにおけるばらつきの影響
• Si(110)面正孔移動度における方向依存性の起源 : 極薄SOIを用いた実験的考察(IEDM特集(先端CMOSデバイス・プロセス技術))
• 膜厚4nm以下の(110)面極薄SOIシングルゲート/ダブルゲートn/p MOSFETにおける一軸引っ張り歪みによる移動度向上(IEDM(先端CMOSデバイス・プロセス技術))
• SOI膜厚5nmの(100)面極薄nMOSFETにおける移動度ユニバーサリティ(デバイス,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• SOI膜厚5nmの(100)面極薄nMOSFETにおける移動度ユニバーサリティ(デバイス, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• (110)面方向pMOSFETにおける移動度ユニバーサリティ崩壊の実証(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• (110)面方向pMOSFETにおける移動度ユニバーサリティ崩壊の実証(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• (110)面〈100〉方向pMOSFETにおける移動度ユニバーサリティ崩壊の実証
• (110)面〈100〉方向pMOSFETにおける移動度ユニバーサリティ崩壊の実証
• (110)SOI基板上に作製したGAAシリコンナノワイヤの移動度評価(低電圧/低消費電力技術、新デバイス・回路とその応用)
• シリコンナノワイヤpMOSFET及び室温動作単正孔トランジスタにおける一軸歪みの効果(機能ナノデバイス及び関連技術)
• シリコンナノワイヤpMOSFET及び室温動作単正孔トランジスタにおける一軸歪みの効果(機能ナノデバイス及び関連技術)
• Beyond CMOS とは?
• 基板バイアス係数可変完全空乏型SOI MOSFETの短チャネル特性評価(IEDM(先端CMOSデバイス・プロセス技術))
• 基板バイアス係数可変完全空乏型SOI MOSFETの短チャネル特性評価
• 6.新構造MOSトランジスタ技術(サブ100nm時代のシステムLSIとビジネスモデル)
• Device Design of Nanoscale MOSFETs Considering the Suppression of Short Channel Effects and Characteristics Variations(Device,Low-Power, High-Speed LSIs and Related Technologies)
• A 0.5V, 400MHz, V_-Hopping Processor with Zero-V_ FD-SOI Technology(VSLI一般(ISSCC'03関連特集))
• ED2000-124 / SDM2000-106 / ICD-2000-60 Boosted Gate MOS(BGMOS) : デバイスと回路の協調によるリークフリー回路の提案
• ED2000-124 / SDM2000-106 / ICD2000-60 Boosted Gate MOS(BGMOS) : デバイスと回路の協調によるリークフリー回路の提案
• CT-1-1 10nm世代に向けたMOSトランジスタの特性ばらつき克服に向けて(CT-1.10nm世代に向けた新LSI技術,チュートリアル講演,ソサイエティ企画)
• Vth揺らぎを抑制するデルタドープ型MOSFETのスケーリング
• Vth揺らぎを抑制するデルタドープ型MOSFETのスケーリング
• 極薄膜SOI層を有する超低消費電力用ディープサブ0.1μmMOSFET
• 低消費電力用完全空乏型SOI MOSFETのスケーリング指針とBulk MOSFETとの比較
• 低消費電力用完全空乏型SOI MOSFETのスケーリング指針とBulk MOSFETとの比較
• 低消費電力用完全空乏型SOI MOSFETのスケーリング指針とBulk MOSFETとの比較
• 低消費電力用完全空乏型SOI MOSFETのスケーリング指針とBulk MOSFETとの比較
• 面方位(110)極薄SOI pMOSFETにおける高移動度の実験的検証(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
• 面方位(110)極薄SOI pMOSFETにおける高移動度の実験的検証(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
• 集積シリコン単電子トランジスタ回路を用いた電流スイッチング及びアナログパターンマッチングの室温実証(IEDM特集(先端CMOSデバイス・プロセス技術))
• 極微細シリコンドットにおける量子力学的効果を用いた高機能単電子トランジスタ論理の室温実証(量子効果デバイス及び関連技術)
• 極微細シリコンドットにおける量子力学的効果を用いた高機能単電子トランジスタ論理の室温実証(量子効果デバイス及び関連技術)
• 極狭細線チャネルを有するシリコン微結晶MOSFETメモリ
• 極狭細線チャネルを有するシリコン微結晶MOSFETメモリ
• 減圧CVDで形成したゲート酸化膜を有するシリコン単電子トランジスタの伝導特性
• 微細MOSFETの特性ばらつきに関する最近の動向について
• DIBLを用いた低消費電力回路形式のための最適デバイス設計(先端CMOS及びプロセス関連技術)
• フランス科学技術庁(CNRS)と東京大学生産技術研究所(IIS)のマイクロメカトロニクスに関する共同研究
• 「電流立上り電圧」ばらつきに起因する微細MOSトランジスタのランダム電流ばらつきの解析
• DMA SRAM TEGにより解析したSRAMのスタティックノイズマージンにおけるDIBLばらつきの影響(IEDM特集(先端CMOSデバイス・プロセス技術))
• 2-2 シリコンナノドットを用いたメモリデバイス : 2. ナノエレクトロニクス(ナノテクノロジーの光とエレクトロニクスへの応用)
• シリコンナノスケールデバイス(半導体Si及び関連材料・評価)
• ナノスケール狭チャネルMOSFETにおける量子効果
• デバイスサイドからみたしきい値電圧可変CMOS回路技術
• デバイスサイドからみたしきい値電圧可変CMOS回路技術
• 微細MOSトランジスタにおけるDIBLおよび電流立上り電圧ばらつきの統計解析(低電圧/低消費電力技術,新デバイス・回路とその応用)
• Takeuchiプロットを用いたHigh-k/Metal-Gate MOSFETのばらつき評価(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 微細MOSトランジスタにおけるDIBLおよび電流立上り電圧ばらつきの統計解析(低電圧/低消費電力技術,新デバイス・回路とその応用)
• Takeuchiプロットを用いたHigh-k/Metal-Gate MOSFETのばらつき評価(低電圧/低消費電力技術,新デバイス・回路とその応用)

もっと見る 閉じる

スポンサーリンク