SOI基板上に作製したスプリットゲートMOS構造のコンダクタンス振動現象
スポンサーリンク
概要
- 論文の詳細を見る
Si極微細構造における電気伝導を解明するため、Si極微細MOS構造を作製しその電気特性の測定を行なっている。SOI(Silicon On Insulator)基板上に電子ビーム露光およびリフトオフによりスプリットゲートを作製し、静電的に電子の伝導チャネルを細線領域に閉じ込めることで、極微細MOS構造を実現した。4.2K以下の測定でピンチオフ電圧付近のコンダクタンスに振動が観測された。フーリエスペクトルからコンダクタンス振動は、周期的成分および非周期的成分から形成されていることが分かった。また、ドレイン-ソース間の電流-電圧特性には非線形性が観測された。これらの現象は電気伝導がクーロンブロケードによる単一電子トンネル、およびホッピング伝導に支配されていることを示すものだと考えられる。
- 社団法人電子情報通信学会の論文
- 1995-04-21
著者
-
平本 俊郎
東京大学生産技術研究所
-
石黒 仁揮
慶應義塾大学 理工学部 電子工学科
-
藤田 博之
東京大学生産技術研究所マイクロメカトロニクス国際研究センター
-
生駒 俊明
(株)テキサス・インスツルメンツ筑波研究開発センター
-
石黒 仁揮
東京大学生産技術研究所第3部
-
生駒 俊明
T.I.筑波研究開発センター
-
藤田 博之
東京大学生産技術研究所
関連論文
- 依頼講演 「電流立上り電圧」ばらつきに起因する微細MOSトランジスタのランダム電流ばらつきの解析 (集積回路)
- 微細トランジスタにおける特性ばらつきの現状と将来動向(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 新規格化法を用いた工場/製品/水準間比較によるシリコンMOSFETのランダムしきい値ばらつき評価
- 新規格化法を用いたファブ/テクノロジ/水準間比較によるランダムしきい値ばらつき評価(IEDM(先端CMOSデバイス・プロセス技術))
- 微細MOSデバイスにおけるランダムばらつき(プロセス・デバイス・回路シミュレーション及び一般)
- 1.MOSトランジスタのスケーリングに伴う特性ばらつき(CMOSデバイスの微細化に伴う特性ばらつきの増大とその対策)
- 増大する微細MOSトランジスタの特性ばらつき : 現状と対策
- シリコン技術
- (110)SOI基板上に作製したGAAシリコンナノワイヤの移動度評価(低電圧/低消費電力技術、新デバイス・回路とその応用)
- SRAM : 低電圧化とばらつきへの挑戦(VLSI回路,デバイス技術(高速,低電圧,低消費電力))