面方位(110)極薄SOI pMOSFETにおける高移動度の実験的検証(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
スポンサーリンク
概要
- 論文の詳細を見る
短チャネル効果抑制の観点から, 極薄SOI MOSFETは将来有望なデバイス構造として期待されている.極薄SOI MOSFETの移動度は量子閉じ込め効果によって変調される.面方位(100)の極薄SOI pMOSFETの移動度は実験的に検討されており, 移動度は単調に減少すること, 特にSOI膜厚が5nmを下回る領域において急激に劣化することが報告されている.本研究では, 極薄SOI pMOSFETの移動度向上を目指し, Si(110)極薄SOI pMOSFETの移動度を実験的に検討した.SOI厚3nm程度までSOI層を極薄化しても(110) UTB pMOSFETの正孔移動度は従来の(100)ユニバーサルカーブと比較して高い値が実現されることを示した.高い移動度が実現される物理的要因は, 光学フォノンを介したサブバンド間遷移の抑制ならびに, 基板垂直方向の有効質量が大きいことによる膜厚ゆらぎ散乱の抑制の2つにある.
- 社団法人電子情報通信学会の論文
- 2005-08-11
著者
-
平本 俊郎
東京大学生産技術研究所
-
筒井 元
東京大学生産技術研究所
-
齋藤 真澄
東京大学生産技術研究所
-
Hiramoto Toshiro
The Institute Of Industrial Science The University Of Tokyo:vlsi Design And Education Center The Uni
-
Hiramoto Toshiro
Institute Of Industrial Science University Of Tokyo
-
齋藤 真澄
(株)東芝研究開発センターLSI基盤技術ラボラトリー
-
齋藤 真澄
東芝研究開発センターlsi基盤技術ラボラトリー
関連論文
- 依頼講演 「電流立上り電圧」ばらつきに起因する微細MOSトランジスタのランダム電流ばらつきの解析 (集積回路)
- 微細トランジスタにおける特性ばらつきの現状と将来動向(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 新規格化法を用いた工場/製品/水準間比較によるシリコンMOSFETのランダムしきい値ばらつき評価
- 新規格化法を用いたファブ/テクノロジ/水準間比較によるランダムしきい値ばらつき評価(IEDM(先端CMOSデバイス・プロセス技術))
- 微細MOSデバイスにおけるランダムばらつき(プロセス・デバイス・回路シミュレーション及び一般)
- 1.MOSトランジスタのスケーリングに伴う特性ばらつき(CMOSデバイスの微細化に伴う特性ばらつきの増大とその対策)
- 増大する微細MOSトランジスタの特性ばらつき : 現状と対策
- シリコン技術
- (110)SOI基板上に作製したGAAシリコンナノワイヤの移動度評価(低電圧/低消費電力技術、新デバイス・回路とその応用)
- SRAM : 低電圧化とばらつきへの挑戦(VLSI回路,デバイス技術(高速,低電圧,低消費電力))