SiON pMOSFETに対するNBTI劣化のモデリング(ゲート絶縁膜、容量膜、機能膜及びメモリ技術)
スポンサーリンク
概要
- 論文の詳細を見る
SiON pMOSFETに対するNBTI劣化のモデルとして,理論的なモデルは反応拡散モデルが,実験的なモデルはOgawaモデルがよく知られている.しかし,SiON pMOSFETに対するモデルはない.本論文では,2つのモデルを拡張することによって窒素濃度に依存したホールトラップモデルを提案し,SiON pMOSFETに対するNBTI劣化のモデリングを紹介する.
- 社団法人電子情報通信学会の論文
- 2007-05-31
著者
-
谷本 弘吉
(株)東芝研究開発センターデバイスプロセス開発センター
-
青木 伸俊
株式会社東芝セミコンダクター社半導体研究開発センター
-
豊島 義明
株式会社東芝セミコンダクター社半導体研究開発センター
-
伊藤 早苗
(株)半導体先端テクノロジーズ第二研究部
-
青木 伸俊
(株)東芝研究開発センターデバイスプロセス開発センター
-
青木 伸俊
マイクロエレクトロニクス研
-
豊島 義明
東芝セミコンダクター社半導体研究開発センター
-
伊藤 早苗
株式会社東芝セミコンダクター社半導体研究開発センター
-
下川 淳二
株式会社東芝セミコンダクター社半導体研究開発センター
-
遠田 利之
株式会社東芝セミコンダクター社半導体研究開発センター
-
谷本 弘吉
株式会社東芝セミコンダクター社半導体研究開発センター
-
谷本 弘吉
東芝 研究開発セ デバイスプロセス開発セ
-
青木 伸俊
東芝セミコンダクター社半導体研究開発センター
-
豊島 義明
株式会社東芝セミコンダクター&ストレージ社
関連論文
- hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 14nmゲートCMOS技術 : poly-SiGe ゲート電極、及びNiSiを用いた低温プロセスによる性能向上
- 極薄膜NO Oxynitrideゲート絶縁膜とNi SALICIDEプロセスを用いた高性能35nmゲート長CMOS
- 微細High-k/メタルゲートデバイスにおけるキャリア移動度とT_スケーリングの関係および22nmノードに向けたデバイス設計ガイドライン(低電圧/低消費電力技術、新デバイス・回路とその応用)
- 微細金属配線における抵抗率のサイズ効果予測のためのモンテカルロ・シミュレーション(プロセス・デバイス・回路シミュレーション及び一般)
- 90nm node CMOSプロセスによる128Mb-FBC(Floating Body Cell)メモリの技術開発(新メモリ技術とシステムLSI)
- 90nmCMOSプロセスによる128Mb-FBC(Floating Body Cell)メモリの技術開発(先端CMOSデバイス・プロセス技術)
- シミュレーションを用いた微小MOSFETにおける寄生抵抗の解析および抽出方法の検討(プロセス・デバイス・回路シミュレーション及び一般)
- FinFETを用いたhp22nm node SRAMのロバストなデバイス設計(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 高濃度に窒化されたゲート絶縁膜を有するMOSFETのアナログ特性
- 三次元プロセスシミュレータHySyProSにおける解析モデルイオン注入計算高速化(プロセス・デバイス・回路シミュレーション及び一般)
- 三次元プロセスシミュレータHySyProSにおける酸化計算部の開発
- 32nm世代以降に向けた高性能Two-step Recessed SiGe-S/D構造pMOSFET(シリコン関連材料の作製と評価)
- SON-MOSFETの作製とULSIへの応用
- ESS技術を用いたSON-MOSFETの作成
- 26aYL-3 第一原理計算によるSi結晶中のB_2クラスターの振動モード解析
- 31a-ZA-13 Si中の不純物による共鳴振動モードの第一原理的研究
- SCM測定のシミュレーション解析
- 8a-S-10 第一原理計算によるSi中のBクラスターのRaman及びIRスペクトルの研究
- 31a-E-2 第一原理計算によるSi中のB_クラスターの研究III
- 第一原理計算によるSi中のB_クラスターの研究II
- SiON pMOSFETに対するNBTI劣化のモデリング(ゲート絶縁膜、容量膜、機能膜及びメモリ技術)
- 3次元プロセスデバイスシミュレーションによるBulk-FinFETの駆動電流の改善(プロセス・デバイス・回路シミュレーション及び一般)
- バルクシリコン基板上に形成したゲート長20nm、フィン幅6nmの CMOS FinFET のプロセスインテグレーション技術とデバイス特性
- バルクシリコン基板上に形成したゲート長20nm、フィン幅6nmのCMOS FinFETのプロセスインテグレーション技術とデバイス特性(先端CMOSデバイス・プロセス技術)
- hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 微細High-k/メタルゲートデバイスにおけるキャリア移動度とT_スケーリングの関係および22nmノードに向けたデバイス設計ガイドライン(低電圧/低消費電力技術、新デバイス・回路とその応用)
- 32nmノード以降に向けたFinFET SRAMセルのDC特性ばらつき(IEDM(先端CMOSデバイス・プロセス技術))
- CT-1-3 22nm世代に向けたFinFET SRAM技術(CT-1.10nm世代に向けた新LSI技術,チュートリアル講演,ソサイエティ企画)
- 不純物偏析Schottkyソース/ドレインを用いた高性能FinFET(IEDM(先端CMOSデバイス・プロセス技術))
- 不純物偏析 Schottky ソース/ドレインを用いた高性能FinFET
- 3次元プロセスデバイスシミュレーションによるBulk-FinFETの駆動電流の改善(プロセス・デバイス・回路シミュレーション及び一般)
- hp32nmノード以降に向けた周辺回路がBulk Planar FET及びメモリセルがBulk-FinFETで構成されたSRAM技術について(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- hp32nmノード以降に向けた周辺回路がBulk Planar FET及びメモリセルがBulk-FinFETで構成されたSRAM技術について(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- FinFETを用いたhp22nm node SRAMのロバストなデバイス設計(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- SON-MOSFETの作製とULSIへの応用
- SCM測定のシミュレーション解析
- SCM測定のシミュレーション解析
- SCM測定のシミュレーション解析
- 3a-M-9 第一原理計算によるSi中のB_クラスターの研究
- 濃度勾配法による量子効果を導入したデバイス・シミュレーション
- 濃度勾配法による量子効果を導入したデバイス・シミュレーション
- 任意形状のゲート電極におけるFNトンネル電流のシミュレーション
- 任意形状のゲート電極におけるFNトンネル電流のシミュレーション
- 任意形状のゲート電極におけるFNトンネル電流のシミュレーション
- MOSFETとBJTのデバイス・シミュレーションのための統一的物理モデル
- (110)シリコン基板上に形成した極薄酸化膜CMOSの電気的特性
- 高濃度に窒化されたゲート絶縁膜を有するMOSFETのアナログ特性
- 極微細TaC_x/HfSiONデバイスの性能および歪み効果に対するTaC_x組成の影響(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 極微細TaC_x/HfSiONデバイスの性能および歪み効果に対するTaC_x組成の影響(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 三次元プロセスシミュレータHySyProSにおける解析モデルイオン注入計算高速化(プロセス・デバイス・回路シミュレーション及び一般)
- 三次元プロセスシミュレータHySyProSにおける酸化計算部の開発
- 走査型拡がり抵抗顕微鏡(SSRM)を用いたソース・ドレインにおける高分解能イメージング及び高精度プロービング解析(IEDM特集(先端CMOSデバイス・プロセス技術))
- シミュレーションを用いた微小MOSFETにおける寄生抵抗の解析および抽出方法の検討(プロセス・デバイス・回路シミュレーション及び一般)
- 1/f noiseのプロセス依存性 : 高性能アナログ回路の実現に向けて(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 1/f noiseのプロセス依存性 : 高性能アナログ回路の実現に向けて(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- メタルゲートトランジスタの性能検証
- メタルゲートトランジスタの性能検証
- Density Gradient法を用いたMOSFET、DGSOI、TriGateSOIの計算(プロセス・デバイス・回路シミュレーション及び一般)
- Density Gradient法を用いたMOSFET、DGSOI、TriGateSOIの計算(プロセス・デバイス・回路シミュレーション及び一般)
- 耐圧計算における物理モデルの検討
- 対拡散モデルを用いた高濃度ホウ素の拡散シミュレーション : 高速計算手法とシミュレーション精度
- 走査型拡がり抵抗顕微鏡(SSRM)を用いたソース・ドレインにおける高分解能イメージング及び高精度プロービング解析
- ナノスケールMOSFETにおけるプラズマドーピングとレーザーアニールを適用した急峻SDEの検討(低電圧/低消費電力技術,新デバイス・回路とその応用)
- ナノスケールMOSFETにおけるプラズマドーピングとレーザーアニールを適用した急峻SDEの検討(低電圧/低消費電力技術,新デバイス・回路とその応用)
- マルチ・ゲート酸化膜を備え自己整合プロセスを用いたDual Work Function (DWF) MOSFETsの低消費RFアプリケーションに対するスケーリングの方針(低電圧/低消費電力技術,新デバイス・回路とその応用)
- マルチ・ゲート酸化膜を備え自己整合プロセスを用いたDual Work Function (DWF) MOSFETsの低消費RFアプリケーションに対するスケーリングの方針(低電圧/低消費電力技術,新デバイス・回路とその応用)