マルチ・ゲート酸化膜を備え自己整合プロセスを用いたDual Work Function (DWF) MOSFETsの低消費RFアプリケーションに対するスケーリングの方針(低電圧/低消費電力技術,新デバイス・回路とその応用)

スポンサーリンク

概要

• 論文の詳細を見る

• 汎用CMOSプロセスを用いて、ゲート長が100nmの自己整合的なDual Work Function (DWF)-MOSFET を今回初めて試作した。この結果から、トランスコンダクタンス(GM)及びドレインコンダクタンス(GD)の向上だけでなく、複数のゲート絶縁膜を有したDWF-MOSFET構造により動作電圧のマージンを広げることが可能となる。またTCAD解析により、RFアプリケーションに対する低消費電力化の潜在能力を示し、DWF-MOSFET動作による従来のスケーリングとは異なるアプローチを明示する。

• 2013-07-25

著者

• 大黒 達也

  株式会社東芝

• 川中 繁

  株式会社東芝セミコンダクター&ストレージ社

• 豊島 義明

  株式会社東芝セミコンダクター&ストレージ社

• 宮田 俊敬

  株式会社東芝セミコンダクター&ストレージ社

• 外園 明

  株式会社東芝セミコンダクター&ストレージ社

関連論文

• シミュレーションを用いた微小MOSFETにおける寄生抵抗の解析および抽出方法の検討(プロセス・デバイス・回路シミュレーション及び一般)
• 90nmノード高性能部分空乏型SOI CMOSデバイス
• SON-MOSFETの作製とULSIへの応用
• SiON pMOSFETに対するNBTI劣化のモデリング(ゲート絶縁膜、容量膜、機能膜及びメモリ技術)
• SON-MOSFETの作製とULSIへの応用
• シミュレーションを用いた微小MOSFETにおける寄生抵抗の解析および抽出方法の検討(プロセス・デバイス・回路シミュレーション及び一般)
• 90nmノード高性能部分空乏型SOI CMOSデバイス
• Datta-Das型スピントランジスタにおける性能と消費電力見積もり(低電圧/低消費電力技術,新デバイス・回路とその応用)
• Datta-Das型スピントランジスタにおける性能と消費電力見積もり(低電圧/低消費電力技術,新デバイス・回路とその応用)
• ナノスケールMOSFETにおけるプラズマドーピングとレーザーアニールを適用した急峻SDEの検討(低電圧/低消費電力技術,新デバイス・回路とその応用)
• ナノスケールMOSFETにおけるプラズマドーピングとレーザーアニールを適用した急峻SDEの検討(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 転送ゲート負バイアス動作における黒沈み不良の解析(イメージセンサ,カメラ信号処理,画像評価関連技術,及び2013IISWとVLSIシンポジウムからの発表報告)
• マルチ・ゲート酸化膜を備え自己整合プロセスを用いたDual Work Function (DWF) MOSFETsの低消費RFアプリケーションに対するスケーリングの方針(低電圧/低消費電力技術,新デバイス・回路とその応用)
• マルチ・ゲート酸化膜を備え自己整合プロセスを用いたDual Work Function (DWF) MOSFETsの低消費RFアプリケーションに対するスケーリングの方針(低電圧/低消費電力技術,新デバイス・回路とその応用)

もっと見る 閉じる

スポンサーリンク