マルチ・ゲート酸化膜を備え自己整合プロセスを用いたDual Work Function (DWF) MOSFETsの低消費RFアプリケーションに対するスケーリングの方針(低電圧/低消費電力技術,新デバイス・回路とその応用)
スポンサーリンク
概要
- 論文の詳細を見る
汎用CMOSプロセスを用いて、ゲート長が100nmの自己整合的なDual Work Function (DWF)-MOSFET を今回初めて試作した。この結果から、トランスコンダクタンス(GM)及びドレインコンダクタンス(GD)の向上だけでなく、複数のゲート絶縁膜を有したDWF-MOSFET構造により動作電圧のマージンを広げることが可能となる。またTCAD解析により、RFアプリケーションに対する低消費電力化の潜在能力を示し、DWF-MOSFET動作による従来のスケーリングとは異なるアプローチを明示する。
- 一般社団法人電子情報通信学会の論文
- 2013-07-25
著者
-
外園 明
株式会社東芝セミコンダクター社半導体研究開発センター
-
宮田 俊敬
株式会社東芝研究開発センター
-
大黒 達也
株式会社東芝
-
大黒 達也
株式会社東芝セミコンダクター&ストレージ社
-
川中 繁
株式会社東芝セミコンダクター&ストレージ社
-
豊島 義明
株式会社東芝セミコンダクター&ストレージ社
-
宮田 俊敬
株式会社東芝セミコンダクター&ストレージ社
-
外園 明
株式会社東芝セミコンダクター&ストレージ社
関連論文
- hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 14nmゲートCMOS技術 : poly-SiGe ゲート電極、及びNiSiを用いた低温プロセスによる性能向上
- 極薄膜NO Oxynitrideゲート絶縁膜とNi SALICIDEプロセスを用いた高性能35nmゲート長CMOS
- シミュレーションを用いた微小MOSFETにおける寄生抵抗の解析および抽出方法の検討(プロセス・デバイス・回路シミュレーション及び一般)
- 90nmノード高性能部分空乏型SOI CMOSデバイス
- SON-MOSFETの作製とULSIへの応用
- SiON pMOSFETに対するNBTI劣化のモデリング(ゲート絶縁膜、容量膜、機能膜及びメモリ技術)
- サブ100nm向けエレベートソース・ドレイン構造の設計指針
- hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- SON-MOSFETの作製とULSIへの応用
- サブ100nm向けエレベートソース・ドレイン構造の設計指針
- 走査型拡がり抵抗顕微鏡(SSRM)を用いたソース・ドレインにおける高分解能イメージング及び高精度プロービング解析(IEDM特集(先端CMOSデバイス・プロセス技術))
- シミュレーションを用いた微小MOSFETにおける寄生抵抗の解析および抽出方法の検討(プロセス・デバイス・回路シミュレーション及び一般)
- 90nmノード高性能部分空乏型SOI CMOSデバイス
- 14nmゲート長CMOS技術
- Datta-Das型スピントランジスタにおける性能と消費電力見積もり(低電圧/低消費電力技術,新デバイス・回路とその応用)
- Datta-Das型スピントランジスタにおける性能と消費電力見積もり(低電圧/低消費電力技術,新デバイス・回路とその応用)
- ナノスケールMOSFETにおけるプラズマドーピングとレーザーアニールを適用した急峻SDEの検討(低電圧/低消費電力技術,新デバイス・回路とその応用)
- ナノスケールMOSFETにおけるプラズマドーピングとレーザーアニールを適用した急峻SDEの検討(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 転送ゲート負バイアス動作における黒沈み不良の解析(イメージセンサ,カメラ信号処理,画像評価関連技術,及び2013IISWとVLSIシンポジウムからの発表報告)
- マルチ・ゲート酸化膜を備え自己整合プロセスを用いたDual Work Function (DWF) MOSFETsの低消費RFアプリケーションに対するスケーリングの方針(低電圧/低消費電力技術,新デバイス・回路とその応用)
- マルチ・ゲート酸化膜を備え自己整合プロセスを用いたDual Work Function (DWF) MOSFETsの低消費RFアプリケーションに対するスケーリングの方針(低電圧/低消費電力技術,新デバイス・回路とその応用)