極薄膜NO Oxynitrideゲート絶縁膜とNi SALICIDEプロセスを用いた高性能35nmゲート長CMOS
スポンサーリンク
概要
- 論文の詳細を見る
NOオキシナイトライドゲート絶縁膜とNiサリサイド工程を用いてゲート長35nmのCMOSデバイスを試作した。ゲートオキシナイトライド中の窒素濃度プロファイルはゲートリーク電流IgとpFETにおけるBoron突き抜けを防止するという観点から最適化を行った。またMOLにおける熱工程をできる限り削減して、S/D extension部の接合深さXjを浅くすることとゲートポリシリコンの空乏化を抑制することを試みた。 結果的に電流駆動力としてnFETで676μA/μm、pFETで272μA/μm(どちらも|Vdd|=0.85V、かつIoff=100nA/μm)が達成された。2002年1月現在、これらは学会レベルで報告されている動作電圧1.0V未満のsub-50nmCMOSデバイスでは最高の性能である。
- 社団法人電子情報通信学会の論文
- 2002-01-15
著者
-
須藤 裕之
(株)東芝セミコンダクター社soc研究開発センター
-
大内 和也
(株)東芝セミコンダクター社SoC研究開発センター
-
藤原 実
(株)東芝セミコンダクター社SoC研究開発センター
-
安達 甘奈
(株)東芝セミコンダクター社SoC研究開発センター
-
外園 明
(株)東芝セミコンダクター社SoC研究開発センター
-
清水 敬
(株)東芝セミコンダクター社プロセス技術推進センター
-
森 伸二
(株)東芝セミコンダクター社プロセス技術推進センター
-
小熊 英樹
(株)東芝セミコンダクター社プロセス技術推進センター
-
稲葉 聡
(株)東芝セミコンダクター社SoC研究開発センター
-
高柳 万里子
(株)東芝セミコンダクター社SoC研究開発センター
-
石内 秀美
(株)東芝セミコンダクター社SoC研究開発センター
-
渡辺 由美
(株)東芝 セミコンダクター社プロセス技術推進センター
-
馬越 俊幸
(株)東芝 セミコンダクター社プロセス技術推進センター
-
福井 大伸
(株)東芝 セミコンダクター社SoC研究開発センター
-
豊島 義明
(株)東芝 セミコンダクター社SoC研究開発センター
-
岡野 王俊
(株)東芝 セミコンダクター社 システムLSI開発センター
-
松田 聡
(株)東芝 セミコンダクター社 システムLSI開発センター
-
村越 篤
(株)東芝 セミコンダクター社 プロセス技術推進センター
-
井谷 孝治
(株)東芝 セミコンダクター社 プロセス技術推進センター
-
飯沼 俊彦
(株)東芝 セミコンダクター社 プロセス技術推進センター
-
工藤 知靖
(株)東芝 セミコンダクター社 プロセス技術推進センター
-
柴田 英紀
(株)東芝 セミコンダクター社 プロセス技術推進センター
-
谷口 修一
(株)東芝 セミコンダクター社 プロセス技術推進センター
-
Matsushita T.
(株)東芝 セミコンダクター社 プロセス技術推進センター
-
東 篤志
(株)東芝 セミコンダクター社 システムLSI開発センター
-
親松 尚人
(株)東芝 セミコンダクター社 プロセス技術推進センター
-
須黒 恭一
(株)東芝 セミコンダクター社 システムLSI開発センター
-
勝又 康弘
(株)東芝 セミコンダクター社 システムLSI開発センター
-
松田 聡
(株)東芝セミコンダクター社システムlsi第一事業部システムlsiデバイス技術開発部
-
稲葉 聡
東芝セミコンダクター社半導体研究開発センター
-
稲葉 聡
(株)東芝セミコンダクター社
-
松下 貴哉
(株)東芝 セミコンダクター社プロセス技術推進センター
-
藤原 実
株式会社東芝セミコンダクター社半導体研究開発センター
-
外園 明
株式会社東芝セミコンダクター社半導体研究開発センター
-
東 篤志
株式会社東芝セミコンダクター社半導体研究開発センター
-
谷口 修一
株式会社東芝 セミコンダクター社 プロセス技術推進センター
-
福井 大伸
東芝セミコンダクター社システムLSI事業部
-
大内 和也
SoC研究開発センター
-
清水 敬
プロセス技術推進センター
-
森 伸二
プロセス技術推進センター
-
飯沼 俊彦
株式会社東芝 セミコンダクター社 プロセス技術推進センター
-
岡野 王俊
(株)東芝セミコンダクター社半導体研究開発センター
-
馬越 俊幸
(株)東芝セミコンダクター社プロセス技術推進センター
-
東 篤志
東芝セミコンダクター社
-
豊島 義明
東芝セミコンダクター社半導体研究開発センター
-
柴田 英紀
(株)東芝 Ulsi研究所
-
馬越 俊幸
(株)東芝 Ulsi研究所
-
勝又 康弘
東芝セミコンダクター社
-
石内 秀美
東芝 セミコンダクター社 半導体研究開発センター
-
石内 秀美
(株)東芝
-
須黒 恭一
東芝 セミコンダクター社 プロセス技術推進センター
-
須黒 恭一
(株)東芝
-
東 篤志
東芝
-
清水 敬
(株)東芝 セミコンダクター社プロセス技術推進センター
-
外園 明
(株)東芝 セミコンダクター社 Soc研究開発センター
関連論文
- hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 14nmゲートCMOS技術 : poly-SiGe ゲート電極、及びNiSiを用いた低温プロセスによる性能向上
- 極薄膜NO Oxynitrideゲート絶縁膜とNi SALICIDEプロセスを用いた高性能35nmゲート長CMOS
- 窒素高濃度極薄SiON膜のV_改善メカニズム(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 低消費電力LSI用HfSiON-CMOSFET実用化技術(Advanced ULSI Technology, 先端デバイスの基礎と応用に関するアジアワークショップ(AWAD2005))
- 微細金属配線における抵抗率のサイズ効果予測のためのモンテカルロ・シミュレーション(プロセス・デバイス・回路シミュレーション及び一般)
- 1GビットDRAM用トレンチ・セル技術
- プリプロセス形CCDイメージセンサ : 画素加算形1/3インチ16万画素CCD撮像素子 : 情報入力
- FinFETを用いたhp22nm node SRAMのロバストなデバイス設計(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 90nmノード高性能部分空乏型SOI CMOSデバイス
- 高濃度に窒化されたゲート絶縁膜を有するMOSFETのアナログ特性
- ED2000-134 / SDM2000-116 / ICD-2000-70 SbとInの高角度ハローイオン注入による80nmゲート長CMOSの実現
- ED2000-134 / SDM2000-116 / ICD2000-70 SbとInの高角度ハローイオン注入による80nmゲート長CMOSの実現
- ストレス技術を加えた不純物偏析Schottkyソース/ドレイントランジスタを用いた0.7VにおけるSRAM特性(メモリ, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 32nm世代以降に向けた高性能Two-step Recessed SiGe-S/D構造pMOSFET(シリコン関連材料の作製と評価)
- ED2000-138 / SDM2000-120 / ICD-2000-74 ダマシンメタルゲートトランジスタ技術 : しきい値バラツキの低減とソースドレインサリサイドのインテグレーション
- ED2000-138 / SDM2000-120 / ICD2000-74 ダマシンメタルゲートトランジスタ技術 : しきい値バラツキの低減とソースドレインサリサイドのインテグレーション
- SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
- プラズマ窒化プロセスを用いた極薄ゲート絶縁膜形成における反応メカニズムの考察とさらなる薄膜化の検討
- ベース抵抗を低減したSOIラテラルBJT
- シリコン中における高濃度ボロンの固溶状態
- 3次元プロセスデバイスシミュレーションによるBulk-FinFETの駆動電流の改善(プロセス・デバイス・回路シミュレーション及び一般)
- バルクシリコン基板上に形成したゲート長20nm、フィン幅6nmの CMOS FinFET のプロセスインテグレーション技術とデバイス特性
- バルクシリコン基板上に形成したゲート長20nm、フィン幅6nmのCMOS FinFETのプロセスインテグレーション技術とデバイス特性(先端CMOSデバイス・プロセス技術)
- 次世代極薄ゲート酸窒化膜形成技術
- ポリメタルゲート電極技術
- サブ100nm向けエレベートソース・ドレイン構造の設計指針
- 次世代ウェーハプロセスにおけるケミカルコンタミネーションの影響と制御技術
- 次世代ウェーハプロセスにおけるケミカルコンタミネーションの影響と制御技術(プロセスクリーン化と新プロセス技術)
- hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 32nmノード以降に向けたFinFET SRAMセルのDC特性ばらつき(IEDM(先端CMOSデバイス・プロセス技術))
- CT-1-3 22nm世代に向けたFinFET SRAM技術(CT-1.10nm世代に向けた新LSI技術,チュートリアル講演,ソサイエティ企画)
- 不純物偏析Schottkyソース/ドレインを用いた高性能FinFET(IEDM(先端CMOSデバイス・プロセス技術))
- 不純物偏析 Schottky ソース/ドレインを用いた高性能FinFET
- 3次元プロセスデバイスシミュレーションによるBulk-FinFETの駆動電流の改善(プロセス・デバイス・回路シミュレーション及び一般)
- SRAM : 低電圧化とばらつきへの挑戦(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- hp32nmノード以降に向けた周辺回路がBulk Planar FET及びメモリセルがBulk-FinFETで構成されたSRAM技術について(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- SRAM: 低電圧化とばらつきへの挑戦(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- hp32nmノード以降に向けた周辺回路がBulk Planar FET及びメモリセルがBulk-FinFETで構成されたSRAM技術について(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- FinFETを用いたhp22nm node SRAMのロバストなデバイス設計(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
- サブ100nm向けエレベートソース・ドレイン構造の設計指針
- 0.15μm世代以降のサリサイドプロセス
- 2.最先端FinFETプロセス・集積化技術(32nm世代VLSIを担うMore Moore技術-三次元ゲートMOSFET-)
- ED2000-134 / SDM2000-116 / ICD2000-70 SbとInの高角度ハローイオン注入による80nmゲート長CMOSの実現
- 低待機時電力HfSiON-CMOSFET技術(先端CMOSデバイス・プロセス技術)
- Mixed Signal CMOS用HfSiONゲート絶縁膜の最適化(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- Mixed Signal CMOS用HfSiONゲート絶縁膜の最適化(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- HfSiONゲート絶縁膜のヒステリシスに寄与するトラップの解析(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
- HfSiONゲート絶縁膜CMOSの性能と信頼性におけるHf濃度の影響
- HfSiON-CMOSFETの高性能・高信頼性に向けたHf濃度の指針(IEDM特集(先端CMOSデバイス・プロセス技術))
- 65nmノード世代に向けたHigh-kゲート絶縁膜(HfSiON)のCMOSFET設計(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 65nmノード世代に向けたHigh-kゲート絶縁膜(HfSiON)のCMOSFET設計(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- プラズマ酸化とプラズマ窒化を用いた、低消費電力CMOSデバイス向けHfSiONゲート絶縁膜の形成(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- HfSiONの熱活性型破壊モデル(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
- ゲートリークの救世主、それはHigh-k!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- ゲートリークの救世主、それはHigh-k!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- ED2000-138 / SDM2000-120 / ICD2000-74 ダマシンメタルゲートトランジスタ技術 : しきい値バラツキの低減とソースドレインサリサイドのインテグレーション
- 極微細低抵抗ゲート電極配線技術
- コンタクト同時埋め込みCu配線プロセス
- Dual Damascene によるCu配線形成
- Cu拡散防止用アモルファスTi-Si-N薄膜の検討
- 濃度勾配法による量子効果を導入したデバイス・シミュレーション
- 濃度勾配法による量子効果を導入したデバイス・シミュレーション
- (110)シリコン基板上に形成した極薄酸化膜CMOSの電気的特性
- 高濃度に窒化されたゲート絶縁膜を有するMOSFETのアナログ特性
- 極微細TaC_x/HfSiONデバイスの性能および歪み効果に対するTaC_x組成の影響(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 低消費電力LSI用HfSiON-CMOSFET実用化技術(Advanced ULSI Technology, 先端デバイスの基礎と応用に関するアジアワークショップ(AWAD2005))
- CMOS回路の低電圧化はどうすすめるべきか(VLSI回路,デバイス技術(高速,低電圧,低電力))
- CMOS回路の低電圧化はどうすすめるべきか(VLSI回路,デバイス技術(高速,低電圧,低電力))
- HfSiO(N)膜の欠陥生成と絶縁破壊機構(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 極微細TaC_x/HfSiONデバイスの性能および歪み効果に対するTaC_x組成の影響(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 65nm世代CMOSプラットホームの多層プロセスの開発について : ハイブリッド多層構造の量産実用化(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 90nm世代におけるSoC向け高集積混載SRAM技術(MRAM,不揮発メモリ,メモリ,一般)
- 高輝度・高効率分散型ELパネル
- 3-12 a-Si膜積層型CCDイメージセンサーの残像特性
- 容量性残像のない200万画素PSID : 情報入力,コンシューマエレクトロニクス
- アルゴンイオン注入のSOI-NMOSFET特性に対する影響
- チャネル長0.1μmSOI MOSFETにおけるself-heatingの影響考察
- 通信用LSIへのSOI技術の応用 : fmax 67GHz SOI 横型バイポーラトランジスタ技術
- SOI上に形成した混載DRAM用メモリセル : FBC(Floating Body Cell)(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- SOI上に形成した混載DRAM用メモリセル : FBC(Floating Body Cell)(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- TFT SRAMを用いた3D-FPGAの開発(デザインガイア2010 : VLSI設計の新しい大地)
- 90nmノード高性能部分空乏型SOI CMOSデバイス
- 電子ビーム描画データ変換の高速化
- メタルゲートトランジスタの性能検証
- メタルゲートトランジスタの性能検証
- レイアウト依存性を考慮したコンパクトモデルの開発(IEDM特集(先端CMOSデバイス・プロセス技術))
- N2Oオキシナイトライドプロセスが微細MOSFETトランジスタ特性に与える影響
- N_2O オキシナイトライドプロセスが微細MOSFETトランジスタ特性に与える影響
- 低電力、高性能LSIに向けたCMOSプロセス・デバイス技術開発 : サブ100nm世代の課題と解決策
- 低電力、高性能LSIに向けたCMOSプロセス・デバイス技術開発 : サブ100nm世代の課題と解決策
- エピタキシャルチャネルMOSFETによるアナログ特性の改善
- 低消費電力型BiCMOS用シャロウトレンチ最適化の検討
- トレンチキャパシタセルによるDRAM混載LSI技術
- 14nmゲート長CMOS技術
- 21世紀のULSI製造技術の概観
- ナノスケールMOSFETにおけるプラズマドーピングとレーザーアニールを適用した急峻SDEの検討(低電圧/低消費電力技術,新デバイス・回路とその応用)
- ナノスケールMOSFETにおけるプラズマドーピングとレーザーアニールを適用した急峻SDEの検討(低電圧/低消費電力技術,新デバイス・回路とその応用)