Cu拡散防止用アモルファスTi-Si-N薄膜の検討

スポンサーリンク

概要

• 論文の詳細を見る

• 結晶粒界のないアモルファスTi-Si-N拡散バリヤ膜について検討した.Ti-Si-Nは,TiSi,TiSi_2,ターゲットを用い,Ar/N_2中で,反応性スパッタリング法により作製した.組成がTi:Si:N=1:1:1.4の膜特性を調べた.熱的にも安定な非晶質であることを確認した.ストレスは低く,圧縮応力で,0.28GPa.バリヤ性は,ジャンクションリーク測定により,600℃でも保たれることを確認した.従って,アモルファスTi-Si-N膜は,Cu配線の拡散防止層として有効な膜である.

• 社団法人電子情報通信学会の論文
• 1995-05-25

著者

• 須黒 恭一

  (株)東芝 セミコンダクター社 システムLSI開発センター

• 下岡 義明

  (株)東芝

• 須黒 恭一

  (株)東芝ulsi研究所

• 須黒 恭一

  (株)東芝

• 飯島 匡

  (株)東芝ULSI研究所

• 下岡 義明

  (株)東芝ulsi研究所

関連論文

• 極薄膜NO Oxynitrideゲート絶縁膜とNi SALICIDEプロセスを用いた高性能35nmゲート長CMOS
• MSQ膜を用いたCuダマシン配線プロセスにおける積層剥がれ現象
• バルクシリコン基板上に形成したゲート長20nm、フィン幅6nmの CMOS FinFET のプロセスインテグレーション技術とデバイス特性
• バルクシリコン基板上に形成したゲート長20nm、フィン幅6nmのCMOS FinFETのプロセスインテグレーション技術とデバイス特性(先端CMOSデバイス・プロセス技術)
• ポリメタルゲート電極技術
• hp32nmノード以降に向けた周辺回路がBulk Planar FET及びメモリセルがBulk-FinFETで構成されたSRAM技術について(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• hp32nmノード以降に向けた周辺回路がBulk Planar FET及びメモリセルがBulk-FinFETで構成されたSRAM技術について(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 0.15μm世代以降のサリサイドプロセス
• テトラクロロシラン-シリコン窒化膜によるボロン突き抜けの抑制および高性能デュアルゲートDRAMの実現
• テトラクロロシラン-シリコン窒化膜によるボロン突き抜けの抑制および高性能デュアルゲートDRAMの実現
• 極微細低抵抗ゲート電極配線技術
• コンタクト同時埋め込みCu配線プロセス
• Dual Damascene によるCu配線形成
• Cu拡散防止用アモルファスTi-Si-N薄膜の検討
• 金属シリサイド技術の現状と課題
• ジルコニウム窒化膜低温酸化による耐熱性窒素添加ZrO_2ゲート絶縁膜
• 高性能トランジスタ技術 (特集 半導体プロセス技術)
• CMOS混載RF-MEMS可変容量(招待講演,異種デバイス集積化/高密度実装技術,デザインガイア2011-VLSI設計の新しい大地-)
• CMOS混載RF-MEMS可変容量(招待講演,異種デバイス集積化/高密度実装技術,デザインガイア2011-VLSI設計の新しい大地-)
• LSIの銅配線技術
• CMOS混載RF-MEMS可変容量
• CMOS混載RF-MEMS可変容量

もっと見る 閉じる

スポンサーリンク