バルクシリコン基板上に形成したゲート長20nm、フィン幅6nmの CMOS FinFET のプロセスインテグレーション技術とデバイス特性
スポンサーリンク
概要
- 論文の詳細を見る
- 2006-03-02
著者
-
窪田 壮男
株式会社半導体先端テクノロジーズ
-
青木 伸俊
(株)東芝セミコンダクター社SoC研究開発センター
-
宮野 清孝
(株)東芝セミコンダクター社プロセス技術推進センター
-
稲葉 聡
(株)東芝セミコンダクター社SoC研究開発センター
-
石丸 一成
(株)東芝セミコンダクター社SoC研究開発センター
-
石内 秀美
(株)東芝セミコンダクター社SoC研究開発センター
-
岡野 王俊
(株)東芝 セミコンダクター社 システムLSI開発センター
-
須黒 恭一
(株)東芝 セミコンダクター社 システムLSI開発センター
-
近藤 正樹
(株)東芝 セミコンダクター社soc研究開発センター
-
石丸 一成
(株)東芝セミコンダクター社半導体研究開発センター
-
石丸 一成
(株)東芝セミコンダクター社
-
稲葉 聡
東芝セミコンダクター社半導体研究開発センター
-
稲葉 聡
(株)東芝セミコンダクター社
-
松下 貴哉
(株)東芝 セミコンダクター社プロセス技術推進センター
-
泉田 貴士
(株)東芝セミコンダクター社SoC研究開発センター
-
伊藤 早苗
(株)半導体先端テクノロジーズ第二研究部
-
岡野 王俊
(株)東芝セミコンダクター社半導体研究開発センター
-
青木 伸俊
(株)東芝研究開発センターデバイスプロセス開発センター
-
青木 伸俊
マイクロエレクトロニクス研
-
青木 伸俊
(株)東芝soc開発センター
-
宮野 清孝
(株)東芝 セミコンダクター社プロセス技術推進センター
-
宮野 清孝
東芝マイクロエレクトロニクス技術研究所
-
石内 秀美
東芝 セミコンダクター社 半導体研究開発センター
-
石内 秀美
(株)東芝
-
水島 一郎
株式会社東芝セミコンダクター社 プロセス技術推進センター
-
水島 一郎
東芝 セミコンダクター社 プロセス技術推進センター
-
水島 一郎
(株)東芝 研究開発センター
-
綱島 祥隆
(株)東芝 セミコンダクター社
-
伊藤 早苗
株式会社東芝セミコンダクター社半導体研究開発センター
-
川崎 博久
(株)東芝 セミコンダクター社SoC研究開発センター
-
金子 明生
(株)東芝 セミコンダクター社プロセス技術推進センター
-
八木下 淳史
(株)東芝 セミコンダクター社プロセス技術推進センター
-
金村 貴永
(株)東芝 セミコンダクター社SoC研究開発センター
-
伊藤 早苗
(株)東芝 セミコンダクター社SoC研究開発センター
-
小野 高稔
(株)東芝 セミコンダクター社プロセス技術推進センター
-
矢橋 勝典
(株)東芝 セミコンダクター社プロセス技術推進センター
-
岩出 健次
(株)東芝 セミコンダクター社プロセス技術推進センター
-
窪田 壮男
(株)東芝 セミコンダクター社プロセス技術推進センター
-
江口 和弘
(株)東芝 セミコンダクター社プロセス技術推進センター
-
矢橋 勝典
東芝 セミコンダクター社 プロセス技術推進センター
-
金村 貴永
東芝 セミコンダクター社 半導体研究開発センター
-
須黒 恭一
東芝 セミコンダクター社 プロセス技術推進センター
-
綱島 祥隆
東芝 セミコンダクター社 プロセス技術推進センター
-
須黒 恭一
(株)東芝
-
青木 伸俊
東芝セミコンダクター社半導体研究開発センター
-
川崎 博久
(株)東芝セミコンダクター社半導体研究開発センター
-
江口 和弘
半導体理工学センター(STARC)
-
金子 明生
東芝セミコンダクター社 プロセス技術推進セ
-
江口 和弘
(株)東芝
-
八木下 淳史
(株)東芝セミコンダクター社プロセス技術推進センター
-
水島 一郎
東芝セミコンダクター社 プロセス技術推進セ
-
泉田 貴士
(株)東芝セミコンダクター社半導体研究開発センター
-
綱島 祥隆
(株)東芝
-
水島 一郎
(株)東芝 セミコンダクター社プロセス技術推進センター
関連論文
- 短TATシリル化ポーラス・シリカ(k=2.1)を用いた32nmノード対応Ultralow-k/Cuデュアルダマシン配線技術(配線・実装技術と関連材料技術)
- hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 14nmゲートCMOS技術 : poly-SiGe ゲート電極、及びNiSiを用いた低温プロセスによる性能向上
- 極薄膜NO Oxynitrideゲート絶縁膜とNi SALICIDEプロセスを用いた高性能35nmゲート長CMOS
- 微細High-k/メタルゲートデバイスにおけるキャリア移動度とT_スケーリングの関係および22nmノードに向けたデバイス設計ガイドライン(低電圧/低消費電力技術、新デバイス・回路とその応用)
- 微細金属配線における抵抗率のサイズ効果予測のためのモンテカルロ・シミュレーション(プロセス・デバイス・回路シミュレーション及び一般)
- 2003 VLSI テクノロジーシンポジウム報告
- SRAMの特徴と今後の動向
- 90nm node CMOSプロセスによる128Mb-FBC(Floating Body Cell)メモリの技術開発(新メモリ技術とシステムLSI)
- 90nmCMOSプロセスによる128Mb-FBC(Floating Body Cell)メモリの技術開発(先端CMOSデバイス・プロセス技術)