極微細低抵抗ゲート電極配線技術

スポンサーリンク

概要

• 論文の詳細を見る
• 応用物理学会の論文
• 1999-11-10

著者

• 須黒 恭一

  (株)東芝 セミコンダクター社 システムLSI開発センター

• 須黒 恭一

  (株)東芝

• 須黒 恭一

  (株)東芝セミコンダクター社 マイクロエレクトロニクス技術研究所 プロセス技術研究所

関連論文

• 極薄膜NO Oxynitrideゲート絶縁膜とNi SALICIDEプロセスを用いた高性能35nmゲート長CMOS
• バルクシリコン基板上に形成したゲート長20nm、フィン幅6nmの CMOS FinFET のプロセスインテグレーション技術とデバイス特性
• バルクシリコン基板上に形成したゲート長20nm、フィン幅6nmのCMOS FinFETのプロセスインテグレーション技術とデバイス特性(先端CMOSデバイス・プロセス技術)
• ポリメタルゲート電極技術
• hp32nmノード以降に向けた周辺回路がBulk Planar FET及びメモリセルがBulk-FinFETで構成されたSRAM技術について(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• hp32nmノード以降に向けた周辺回路がBulk Planar FET及びメモリセルがBulk-FinFETで構成されたSRAM技術について(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 0.15μm世代以降のサリサイドプロセス
• 極微細低抵抗ゲート電極配線技術
• コンタクト同時埋め込みCu配線プロセス
• Dual Damascene によるCu配線形成
• Cu拡散防止用アモルファスTi-Si-N薄膜の検討
• 金属シリサイド技術の現状と課題
• ジルコニウム窒化膜低温酸化による耐熱性窒素添加ZrO_2ゲート絶縁膜

もっと見る 閉じる

スポンサーリンク