ポリメタルゲート電極技術

スポンサーリンク

概要

• 論文の詳細を見る
• 1999-06-10

著者

• 宮野 清孝

  (株)東芝セミコンダクター社プロセス技術推進センター

• 豊島 義明

  (株)東芝 セミコンダクター社SoC研究開発センター

• 東 篤志

  (株)東芝 セミコンダクター社 システムLSI開発センター

• 須黒 恭一

  (株)東芝 セミコンダクター社 システムLSI開発センター

• 赤坂 泰志

  東京エレクトロン株式会社

• 東 篤志

  東芝セミコンダクター社

• 宮野 清孝

  (株)東芝 セミコンダクター社プロセス技術推進センター

• 宮野 清孝

  東芝マイクロエレクトロニクス技術研究所

• 樋浦 洋平

  (株)東芝 デバイス技術研究所

• 赤坂 泰志

  (株)東芝

• 中嶋 一明

  (株)東芝

• 須黒 恭一

  東芝 セミコンダクター社 プロセス技術推進センター

• 須黒 恭一

  (株)東芝

• 中嶋 一明

  東芝

• 中嶋 一明

  東芝 セミコンダクター社

• 東 篤志

  東芝

• 樋浦 洋平

  (株)東芝

関連論文

• 低速陽電子ビームを用いたhigh-kゲート絶縁膜の空隙の評価(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
• hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
• 14nmゲートCMOS技術 : poly-SiGe ゲート電極、及びNiSiを用いた低温プロセスによる性能向上
• 極薄膜NO Oxynitrideゲート絶縁膜とNi SALICIDEプロセスを用いた高性能35nmゲート長CMOS
• 金属電極/high-k絶縁膜キャパシタのフラットバンド電圧特性に与える仕事関数変調及び熱処理の影響(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
• 微細金属配線における抵抗率のサイズ効果予測のためのモンテカルロ・シミュレーション(プロセス・デバイス・回路シミュレーション及び一般)
• 先端DRMAでのSiONゲート絶縁膜における窒素プロファイルと素子特性について(プロセス科学と新プロセス技術)
• シミュレーションを用いた微小MOSFETにおける寄生抵抗の解析および抽出方法の検討(プロセス・デバイス・回路シミュレーション及び一般)
• 90nmノード高性能部分空乏型SOI CMOSデバイス
• ED2000-134 / SDM2000-116 / ICD-2000-70 SbとInの高角度ハローイオン注入による80nmゲート長CMOSの実現
• ED2000-134 / SDM2000-116 / ICD2000-70 SbとInの高角度ハローイオン注入による80nmゲート長CMOSの実現
• 高性能45nmノードCMOSFET技術とストレス印加による移動度向上技術のスケーラビリティ(先端CMOSデバイス・プロセス技術)
• 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果
• ストレス技術を加えた不純物偏析Schottkyソース/ドレイントランジスタを用いた0.7VにおけるSRAM特性(メモリ,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• ストレス技術を加えた不純物偏析Schottkyソース/ドレイントランジスタを用いた0.7VにおけるSRAM特性(メモリ, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 32nm世代以降に向けた高性能Two-step Recessed SiGe-S/D構造pMOSFET(シリコン関連材料の作製と評価)
• ED2000-138 / SDM2000-120 / ICD-2000-74 ダマシンメタルゲートトランジスタ技術 : しきい値バラツキの低減とソースドレインサリサイドのインテグレーション
• ED2000-138 / SDM2000-120 / ICD2000-74 ダマシンメタルゲートトランジスタ技術 : しきい値バラツキの低減とソースドレインサリサイドのインテグレーション
• 3次元プロセスデバイスシミュレーションによるBulk-FinFETの駆動電流の改善(プロセス・デバイス・回路シミュレーション及び一般)
• バルクシリコン基板上に形成したゲート長20nm、フィン幅6nmの CMOS FinFET のプロセスインテグレーション技術とデバイス特性
• バルクシリコン基板上に形成したゲート長20nm、フィン幅6nmのCMOS FinFETのプロセスインテグレーション技術とデバイス特性(先端CMOSデバイス・プロセス技術)
• 3.3V単一電源動作16Mb NOR FLASH MEMORY
• 高電子移動度0.9nm-EOT TaSix/HfSiONゲートスタックの形成(先端CMOSデバイス・プロセス技術)
• 金属/Hf系高誘電率絶縁膜界面の統一理論 : ゲート金属の設計指針(先端CMOSデバイス・プロセス技術)
• 大容量メモリ混載システムLSI用低温プロセスの開発(先端CMOS及びプロセス関連技術)
• ポリメタルゲート電極技術
• W/poly-Si 積層構造による低抵抗ゲート電極(poly-metal ゲート)
• サブ100nm向けエレベートソース・ドレイン構造の設計指針
• hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
• 32nmノード以降に向けたFinFET SRAMセルのDC特性ばらつき(IEDM(先端CMOSデバイス・プロセス技術))
• CT-1-3 22nm世代に向けたFinFET SRAM技術(CT-1.10nm世代に向けた新LSI技術,チュートリアル講演,ソサイエティ企画)
• 不純物偏析Schottkyソース/ドレインを用いた高性能FinFET(IEDM(先端CMOSデバイス・プロセス技術))
• 不純物偏析 Schottky ソース/ドレインを用いた高性能FinFET
• 3次元プロセスデバイスシミュレーションによるBulk-FinFETの駆動電流の改善(プロセス・デバイス・回路シミュレーション及び一般)
• hp32nmノード以降に向けた周辺回路がBulk Planar FET及びメモリセルがBulk-FinFETで構成されたSRAM技術について(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• hp32nmノード以降に向けた周辺回路がBulk Planar FET及びメモリセルがBulk-FinFETで構成されたSRAM技術について(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• サブ100nm向けエレベートソース・ドレイン構造の設計指針
• 0.15μm世代以降のサリサイドプロセス
• 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• ED2000-134 / SDM2000-116 / ICD2000-70 SbとInの高角度ハローイオン注入による80nmゲート長CMOSの実現
• 最先端リソグラフィー技術と Gate-first MG/HK プロセス技術を用いたコスト競争力のある32nm世代 CMOS Platform Technology
• 最近の展望 メタルゲート技術の最近の展望
• ED2000-138 / SDM2000-120 / ICD2000-74 ダマシンメタルゲートトランジスタ技術 : しきい値バラツキの低減とソースドレインサリサイドのインテグレーション
• 極微細低抵抗ゲート電極配線技術
• コンタクト同時埋め込みCu配線プロセス
• Dual Damascene によるCu配線形成
• Cu拡散防止用アモルファスTi-Si-N薄膜の検討
• 金属シリサイド技術の現状と課題
• (110)シリコン基板上に形成した極薄酸化膜CMOSの電気的特性
• 極微細TaC_x/HfSiONデバイスの性能および歪み効果に対するTaC_x組成の影響(低電圧/低消費電力技術,新デバイス・回路とその応用)
• LaまたはAl添加によるHfSiON/SiO_2界面のダイポール変調に起因する移動度低下と閾値電圧シフトとの相関関係(レギュラーセッション,ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
• 極微細TaC_x/HfSiONデバイスの性能および歪み効果に対するTaC_x組成の影響(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 32nm世代以降のCMOS向けメタルゲート/High-k絶縁膜技術の導入によるMOSFET特性の変化(デバイス,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 32nm世代以降のCMOS向けメタルゲート/High-k絶縁膜技術の導入によるMOSFET特性の変化(デバイス, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 界面物理現象理解に基づいたNi-FUSI/SiON及びHfSiON界面の実効仕事関数制御技術
• ジルコニウム窒化膜低温酸化による耐熱性窒素添加ZrO_2ゲート絶縁膜
• データリフレッシュ機能を内蔵した16MビットフラッシュEEPROM : セクタ消去を実現するために
• シミュレーションを用いた微小MOSFETにおける寄生抵抗の解析および抽出方法の検討(プロセス・デバイス・回路シミュレーション及び一般)
• 90nmノード高性能部分空乏型SOI CMOSデバイス
• 最近のFlash EEPROMの消去法の比較 : 安定性といかに制御するか
• メタルゲートトランジスタの性能検証
• メタルゲートトランジスタの性能検証
• N2Oオキシナイトライドプロセスが微細MOSFETトランジスタ特性に与える影響
• N_2O オキシナイトライドプロセスが微細MOSFETトランジスタ特性に与える影響
• Systematic studies on Fermi level pining of Hf-based high-k gate stacks
• Full-Metal-Gate Integration of Dual-Metal-Gate HfSiON CMOS Transistors by Using Oxidation-Free Dummy-Mask Process
• Guiding Principle of Energy Level Controllability of Silicon Dangling Bond in HfSiON
• Wide Controllability of Flatband Voltage in La_2O_3 Gate Stack Structures : Remarkable Advantages of La_2O_3 over HfO_2
• First-principles studies on metal induced gap states (MIGS) at metal/high-k HfO_2 interfaces
• 22nm世代システムLSIに向けたhigh-k/メタルゲートデバイス技術
• Material Selection for the Metal Gate/High-k Transistors
• ナノスケールMOSFETにおけるプラズマドーピングとレーザーアニールを適用した急峻SDEの検討(低電圧/低消費電力技術,新デバイス・回路とその応用)
• ナノスケールMOSFETにおけるプラズマドーピングとレーザーアニールを適用した急峻SDEの検討(低電圧/低消費電力技術,新デバイス・回路とその応用)

もっと見る 閉じる

スポンサーリンク