ポリメタルゲート電極技術
スポンサーリンク
概要
- 論文の詳細を見る
- 1999-06-10
著者
-
宮野 清孝
(株)東芝セミコンダクター社プロセス技術推進センター
-
豊島 義明
(株)東芝 セミコンダクター社SoC研究開発センター
-
東 篤志
(株)東芝 セミコンダクター社 システムLSI開発センター
-
須黒 恭一
(株)東芝 セミコンダクター社 システムLSI開発センター
-
赤坂 泰志
東京エレクトロン株式会社
-
東 篤志
東芝セミコンダクター社
-
宮野 清孝
(株)東芝 セミコンダクター社プロセス技術推進センター
-
宮野 清孝
東芝マイクロエレクトロニクス技術研究所
-
樋浦 洋平
(株)東芝 デバイス技術研究所
-
赤坂 泰志
(株)東芝
-
中嶋 一明
(株)東芝
-
須黒 恭一
東芝 セミコンダクター社 プロセス技術推進センター
-
須黒 恭一
(株)東芝
-
中嶋 一明
東芝
-
中嶋 一明
東芝 セミコンダクター社
-
東 篤志
東芝
-
樋浦 洋平
(株)東芝
関連論文
- 低速陽電子ビームを用いたhigh-kゲート絶縁膜の空隙の評価(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 14nmゲートCMOS技術 : poly-SiGe ゲート電極、及びNiSiを用いた低温プロセスによる性能向上
- 極薄膜NO Oxynitrideゲート絶縁膜とNi SALICIDEプロセスを用いた高性能35nmゲート長CMOS
- 金属電極/high-k絶縁膜キャパシタのフラットバンド電圧特性に与える仕事関数変調及び熱処理の影響(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 微細金属配線における抵抗率のサイズ効果予測のためのモンテカルロ・シミュレーション(プロセス・デバイス・回路シミュレーション及び一般)
- 先端DRMAでのSiONゲート絶縁膜における窒素プロファイルと素子特性について(プロセス科学と新プロセス技術)
- シミュレーションを用いた微小MOSFETにおける寄生抵抗の解析および抽出方法の検討(プロセス・デバイス・回路シミュレーション及び一般)
- 90nmノード高性能部分空乏型SOI CMOSデバイス
- ED2000-134 / SDM2000-116 / ICD-2000-70 SbとInの高角度ハローイオン注入による80nmゲート長CMOSの実現