N2Oオキシナイトライドプロセスが微細MOSFETトランジスタ特性に与える影響
スポンサーリンク
概要
- 論文の詳細を見る
N_2Oガスで形成したSiON膜を、0.15μm世代のCMOSに適用して、SiON膜そのものやSiONプロセスがCMOSFET特性に及ぼす影響を検討した。その結果、従来から言われているように、添加N濃度に依存して移動度が劣化する事を確認した。更に、移動度劣化に加えて、Si基板へのN導入によると考えられるp-MOSFETの極浅接合領域での寄生抵抗増大が観測された。ゲート長が短い、0.25μm以下のディープサブミクロンMOSFETにおいては、寄生抵抗のMOSFET特性への寄与が大きいので、この寄生抵抗増大は、今後SiON膜を導入する上で問題になる可能性が高い。原因究明と共に、寄生抵抗増大を少しでも緩和する、極浅接合の設計やプロセスインテグレーションの工夫が必要である。
- 1998-04-24
著者
-
吉村 尚郎
(株)東芝 セミコンダクター社システムLSI開発センター
-
豊島 義明
(株)東芝 セミコンダクター社SoC研究開発センター
-
吉村 尚郎
(株)東芝 デバイス技術研究所
-
高木 万里子
(株)東芝 デバイス技術研究所
関連論文
- 14nmゲートCMOS技術 : poly-SiGe ゲート電極、及びNiSiを用いた低温プロセスによる性能向上
- 極薄膜NO Oxynitrideゲート絶縁膜とNi SALICIDEプロセスを用いた高性能35nmゲート長CMOS
- 微細金属配線における抵抗率のサイズ効果予測のためのモンテカルロ・シミュレーション(プロセス・デバイス・回路シミュレーション及び一般)
- ED2000-134 / SDM2000-116 / ICD-2000-70 SbとInの高角度ハローイオン注入による80nmゲート長CMOSの実現
- ED2000-134 / SDM2000-116 / ICD2000-70 SbとInの高角度ハローイオン注入による80nmゲート長CMOSの実現
- 32nm世代以降に向けた高性能Two-step Recessed SiGe-S/D構造pMOSFET(シリコン関連材料の作製と評価)
- ポリメタルゲート電極技術
- サブ100nm向けエレベートソース・ドレイン構造の設計指針
- 32nmノード以降に向けたFinFET SRAMセルのDC特性ばらつき(IEDM(先端CMOSデバイス・プロセス技術))
- CT-1-3 22nm世代に向けたFinFET SRAM技術(CT-1.10nm世代に向けた新LSI技術,チュートリアル講演,ソサイエティ企画)
- サブ100nm向けエレベートソース・ドレイン構造の設計指針
- 0.15μm世代以降のサリサイドプロセス
- ED2000-134 / SDM2000-116 / ICD2000-70 SbとInの高角度ハローイオン注入による80nmゲート長CMOSの実現
- (110)シリコン基板上に形成した極薄酸化膜CMOSの電気的特性
- 極微細TaC_x/HfSiONデバイスの性能および歪み効果に対するTaC_x組成の影響(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 極微細TaC_x/HfSiONデバイスの性能および歪み効果に対するTaC_x組成の影響(低電圧/低消費電力技術,新デバイス・回路とその応用)
- メタルゲートトランジスタの性能検証
- メタルゲートトランジスタの性能検証
- N2Oオキシナイトライドプロセスが微細MOSFETトランジスタ特性に与える影響
- N_2O オキシナイトライドプロセスが微細MOSFETトランジスタ特性に与える影響