最近のFlash EEPROMの消去法の比較 : 安定性といかに制御するか
スポンサーリンク
概要
- 論文の詳細を見る
Flash EEPROMセルをフラッシュ消去する際の安定性に関し、セルのプロセス・デバイスパラメータの変動が与える影響について、解析モデルとシミュレーションにより考察した。ソース高電圧消去法、ゲート負バイアスソース消去法、ゲート負バイアスチャネル消去法の3種類の消去方法を比較検討したが、このうちソース高電圧消去法は種々のパラメータ変動に対する電界の変動量が小さいために消去速度とそのしきい値分布は最も制御し易いことがわかった。さらに、自己収束法を組み合わせることにより消去しきい値分布幅の広がり易いゲート負バイアス消去でもしきい値分布幅は十分制御可能で、今後に有望であることが明かになった。
- 社団法人電子情報通信学会の論文
- 1993-05-28
著者
-
大島 洋一
(株)東芝 半導体システム技術センター大船分室
-
押切 雅光
(株)東芝メモリ事業部
-
宮本 順一
(株)東芝デバイス技術研究所
-
樋浦 洋平
(株)東芝 デバイス技術研究所
-
宮本 順一
東芝半導体技術研究所
-
山根 朋子
東芝マイクロエレクトロニクス
-
吉川 邦良
東芝(株)
-
山田 誠司
東芝 セミコンダクター社 マイクロエレクトロニクス技術研究所
-
大島 洋一
東芝半導体技術研究所
-
吉川 邦良
東芝半導体技術研究所
-
山田 誠司
東芝半導体技術研究所
-
押切 雅光
東芝半導体技術研究所
-
樋浦 洋平
東芝半導体技術研究所
-
山田 兼慈
東芝LSI技術第二部
-
渥美 滋
東芝半導体技術研究所
-
渥美 滋
(株)東芝セミコンダクタ社
関連論文
- 180ns/Byte高速書き込み可能な120mm^2 64Mビット NAND EEPROM
- フラッシュメモリセルアレイ用の新しい評価回路
- フラッシュEEPROMセルの新しいしきい値電圧分布測定方法
- 3.3V単一電源動作16Mb NOR FLASH MEMORY
- ポリメタルゲート電極技術
- NAND EEPROM における新しいビットごとベリファイ回路の提案
- NAND EEPROM における新しいビットごとベリファイ回路の提案
- 35nsサイクルタイムを達成した3.3V単一32Mb NANDフラッシュメモリ
- データリフレッシュ機能を内蔵した16MビットフラッシュEEPROM : セクタ消去を実現するために
- ビット線直接読み出し方式を用いたチャネル消去型1.8V単一電源32MビットNORフラッシュメモリ
- 最近のFlash EEPROMの消去法の比較 : 安定性といかに制御するか
- フレキシブルブロックリダンダンシと高速高精度ワード線電圧コントローラを搭載した44mm^24バンク8ワードページ64Mbフラッシュメモリ
- NOR型フラッシュメモリの消去分布縮小を実現するサンプリングウィークプログラム方式