3.3V単一電源動作16Mb NOR FLASH MEMORY
スポンサーリンク
概要
- 論文の詳細を見る
0.4μm微細加工技術を用いて3.3V単一電源動作の16MビットNOR型フラッシュEEPROMを開発・試作した。3.3V単一電源動作を可能にするため、ゲートを負電圧にバイアスする消去方式を採用した。チャージポンプは、回路面積を最小にするため、チャージポンプにP基板上のナチュラルなN-MOSトランジスタを使用し、高周波数で動作させた。行デコーダのレベルシフタ回路に、新しく開発したラッチ型レベルシフタ回路を採用し、負電圧による回路の酸化膜電圧ストレスを緩和した。自己収束を利用し、負ゲート消去に適した行リダンダンシ回路を開発した。ATDによる疑似デファレンシャル読みだし回路で読み出しが高速になった。
- 社団法人電子情報通信学会の論文
- 1996-05-24
著者
-
番場 博則
東芝マイクロエレクトロニクス技術研究所
-
森 誠一
東芝 セミコンダクター社 マイクロエレクトロニクス技術研究所
-
大塚 伸朗
(株)東芝セミコンダクター社SoC研究開発センター
-
富田 直人
(株)東芝 デバイス技術研究所
-
須藤 亮
(株)東芝
-
谷本 正男
(株)東芝 デバイス技術研究所
-
番場 博則
(株)東芝 デバイス技術研究所
-
梅沢 明
(株)東芝 デバイス技術研究所
-
栗山 正男
(株)東芝 デバイス技術研究所
-
居山 由美子
東芝マイクロエレクトロニクス(株)
-
宮葉 武史
東芝マイクロエレクトロニクス(株)
-
神谷 英二
(株)東芝 デバイス技術研究所
-
樋浦 洋平
(株)東芝 デバイス技術研究所
-
荒木 佳子
(株)東芝 デバイス技術研究所
-
坂上 栄人
(株)東芝 デバイス技術研究所
-
新井 範久
東芝マイクロエレクトロニクス(株)
-
渥美 滋
(株)東芝 デバイス技術研究所
-
森 誠一
(株)東芝 デバイス技術研究所
-
大塚 伸朗
(株)東芝 Soc研究開発センター
-
須藤 亮
(株)東芝 デバイス技術研究所
-
大塚 伸朗
(株)東芝 デバイス技術研究所
-
渥美 滋
(株)東芝セミコンダクタ社
-
梅沢 明
(株)東芝セミコンダクタ社
-
宮葉 武史
東芝マイクロエレクトロニクス 開発技術部
-
樋浦 洋平
(株)東芝
関連論文
- FinFETを用いたhp22nm node SRAMのロバストなデバイス設計(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 経年変化と熱流動
- 3.3V単一電源動作16Mb NOR FLASH MEMORY
- ポリメタルゲート電極技術
- hp32nmノード以降に向けた周辺回路がBulk Planar FET及びメモリセルがBulk-FinFETで構成されたSRAM技術について(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- hp32nmノード以降に向けた周辺回路がBulk Planar FET及びメモリセルがBulk-FinFETで構成されたSRAM技術について(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- FinFETを用いたhp22nm node SRAMのロバストなデバイス設計(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- フラッシュメモリのONO絶縁膜薄膜化
- 原子炉内リフレッシュ技術の開発
- メモリジェネレータ対応用DRAMマクロ : メモリジェネレータを用いて2112通りの構成を生成可能な0.35um混載DRAM
- メモリジェネレータ対応用DRAMマクロ
- データリフレッシュ機能を内蔵した16MビットフラッシュEEPROM : セクタ消去を実現するために
- ビット線直接読み出し方式を用いたチャネル消去型1.8V単一電源32MビットNORフラッシュメモリ
- 最近のFlash EEPROMの消去法の比較 : 安定性といかに制御するか
- ECC内蔵メモリマクロにおけるDFT技術(プロセッサ, DSP, 画像処理技術及び一般)
- ECC内蔵メモリマクロにおけるDFT技術(プロセッサ, DSP, 画像処理技術及び一般)
- ECC内蔵メモリマクロにおけるDFT技術(プロセッサ, DSP, 画像処理技術及び一般)
- ECC内蔵メモリマクロにおけるDFT技術(プロセッサ, DSP, 画像処理技術及び一般)
- レプリカセルバイアス技術を用いた低リークSRAMマクロ(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- レプリカセルバイアス技術を用いた低リークSRAMマクロ(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- ウエハレベルSRAM高速評価DFT技術
- ウエハレベルSRAM高速評価DFT技術
- ED2000-115 / SDM2000-97 / ICD2000-51 900MHz 18Mb DDR SRAM
- ED2000-115 / SDM2000-97 / ICD2000-51 900MHz 18Mb DDR SRAM
- ED2000-115 / SDM2000-97 / ICD2000-51 900MHz 18Mb DDR SRAM
- DDR仕様高速SRAM対応データバスアーキテクチャ
- DDR仕様高速SRAM対応データバスアーキテクチャ
- DDR仕様高速SRAM対応データバスアーキテクチャ
- フレキシブルブロックリダンダンシと高速高精度ワード線電圧コントローラを搭載した44mm^24バンク8ワードページ64Mbフラッシュメモリ
- 不揮発性メモリにおけるONO絶縁膜の薄膜化
- NOR型フラッシュメモリの消去分布縮小を実現するサンプリングウィークプログラム方式
- 16MビットCMOS EPROM (集積回路)
- 2ポートアンチヒューズセルを格子状に配置した65nm Pure CMOSプロセスで搭載可能なOne-time Programmableメモリ(メモリ技術(DRAM,SRAM,フラッシュ,新規メモリー))
- レーザ応用技術 : 原子力プラントへの応用
- エネルギー分野における革新技術の歩み(特別講演2),動力エネルギーシステム部門20周年,次の20年への新展開)
- 座談会 課題解決型イノベーション推進の時間における日本機械学会の役割(新春座談会)
- 照明学会会長に就任して(今日の課題)
- 照明学会会長に就任して