2ポートアンチヒューズセルを格子状に配置した65nm Pure CMOSプロセスで搭載可能なOne-time Programmableメモリ(メモリ技術(DRAM,SRAM,フラッシュ,新規メモリー))
スポンサーリンク
概要
- 論文の詳細を見る
アンチヒューズを用いたPure CMOSプロセスで搭載可能なOne-time Programmable (PCOP)メモリを開発した.このPCOPメモリでは,メモリセルを格子状に配置することで大容量化を実現した.また,2ポートアンチヒューズセルを採用することで,書き込み特性および読み出し特性の最適化,ライトディスターブの防止,疑似"1"読み出しテスト動作が可能となった.今回65nm Pure CMOSロジックプロセスで作成した8Kビットマクロのサイズは0.244mm^2,メモリセルサイズは15.3um^2である.
- 2008-04-10
著者
-
大塚 伸朗
(株)東芝 Soc研究開発センター
-
和田 修
(株)東芝
-
行川 敏正
(株)東芝
-
伊藤 洋
(株)東芝セミコンダクター社 マイクロエレクトロニクス技術研究所
-
松藤 謙介
(株)東芝 半導体研究開発センター
-
和田 修
(株)東芝 半導体研究開発センター
-
中野 浩明
(株)東芝 システムLSI事業部
-
大塚 伸朗
(株)東芝 システムLSI事業部
-
行川 敏正
(株)東芝 半導体研究開発センター
-
伊藤 洋
(株)東芝 半導体研究開発センター
関連論文
- FinFETを用いたhp22nm node SRAMのロバストなデバイス設計(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 3.3V単一電源動作16Mb NOR FLASH MEMORY
- hp32nmノード以降に向けた周辺回路がBulk Planar FET及びメモリセルがBulk-FinFETで構成されたSRAM技術について(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- hp32nmノード以降に向けた周辺回路がBulk Planar FET及びメモリセルがBulk-FinFETで構成されたSRAM技術について(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- FinFETを用いたhp22nm node SRAMのロバストなデバイス設計(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- データ線シフトリダンダンシ方式を用いたLogic混載DRAMマクロ
- ECC内蔵メモリマクロにおけるDFT技術(プロセッサ, DSP, 画像処理技術及び一般)
- ECC内蔵メモリマクロにおけるDFT技術(プロセッサ, DSP, 画像処理技術及び一般)
- ECC内蔵メモリマクロにおけるDFT技術(プロセッサ, DSP, 画像処理技術及び一般)
- ECC内蔵メモリマクロにおけるDFT技術(プロセッサ, DSP, 画像処理技術及び一般)
- レプリカセルバイアス技術を用いた低リークSRAMマクロ(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- レプリカセルバイアス技術を用いた低リークSRAMマクロ(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- ウエハレベルSRAM高速評価DFT技術
- ウエハレベルSRAM高速評価DFT技術
- ED2000-115 / SDM2000-97 / ICD2000-51 900MHz 18Mb DDR SRAM
- ED2000-115 / SDM2000-97 / ICD2000-51 900MHz 18Mb DDR SRAM
- ED2000-115 / SDM2000-97 / ICD2000-51 900MHz 18Mb DDR SRAM
- DDR仕様高速SRAM対応データバスアーキテクチャ
- DDR仕様高速SRAM対応データバスアーキテクチャ
- DDR仕様高速SRAM対応データバスアーキテクチャ
- フレキシブルマッピングリダンダンシ技術とアディショナルリフレッシュ方式を採用した1.6GByte/s 72Mb DRAM
- 2ポートアンチヒューズセルを格子状に配置した65nm Pure CMOSプロセスで搭載可能なOne-time Programmableメモリ(メモリ技術(DRAM,SRAM,フラッシュ,新規メモリー))