フレキシブルマッピングリダンダンシ技術とアディショナルリフレッシュ方式を採用した1.6GByte/s 72Mb DRAM
スポンサーリンク
概要
- 論文の詳細を見る
非独立16バンク構成、ダイレクトラムバスインターフェースを用いたバンド幅1.6GByte/sの72Mb DRAMを開発した。スペアエレメントとヒューズセットの対応を全く独立にするマルチバンク構成のDRAMに適したフレキシブルマッピングリダンダンシ技術を採用することによって、従来のリダンダンシ方式を用いるの比べ、13%のチップ面積の削減が実現できた。また、リフレッシュ周期を長くし、データ保持能力の弱いセルだけを付加的にリフレッシュするアディショナルリフレッシュ方式を用いることによって、0.6%のチップ面積増でリフレッシュ電流を約1/4まで低減できた。
- 社団法人電子情報通信学会の論文
- 1999-05-27
著者
-
串山 夏樹
株式会社東芝
-
伊藤 洋
株式会社東芝 セミコンダクター社
-
高瀬 覚
(株)東芝
-
高瀬 覚
(株)東芝セミコンダクター社 マイクロエレクトロニクス技術研究所
-
串山 夏樹
(株)東芝メモリー事業部
-
伊藤 洋
(株)東芝セミコンダクター社 マイクロエレクトロニクス技術研究所
-
伊藤 洋
(株)東芝 半導体研究開発センター
関連論文
- レベル可変ワード線ドライバを用いてプロセスばらつき耐性を向上した40nm CMOSプロセス0.179μm^2セル2電源SRAM(メモリ技術)
- 大容量DRAMのウェハーバーンイン技術
- 高速ランダムアクセス混載DRAMにおけるパッケージ後の自動救済技術(LSIシステムの実装・モジュール化・インタフェース技術, テスト実装, 一般)
- 高速ランダムアクセス混載DRAMにおけるパッケージ後の自動救済技術(LSIシステムの実装・モジュール化・インタフェース技術, テスト実装, 一般)
- 高生産性、高性能マルチバンクRDRAMのための新規アーキテクチャ
- フレキシブルマッピングリダンダンシ技術とアディショナルリフレッシュ方式を採用した1.6GByte/s 72Mb DRAM
- Rambusインターフェイス回路技術
- Rambusインターフェイス回路技術
- 2ポートアンチヒューズセルを格子状に配置した65nm Pure CMOSプロセスで搭載可能なOne-time Programmableメモリ(メモリ技術(DRAM,SRAM,フラッシュ,新規メモリー))
- 250MHz超える高速DRAMのAt-Speed test評価技術
- 250MHz超える高速DRAMのAt-Speed test評価技術
- 500Mバイト/秒Rambus仕様4.5MビットDRAM
- 0.3V振幅I/Oを用いた295MHz4K×256SRAM