0.3V振幅I/Oを用いた295MHz4K×256SRAM
スポンサーリンク
概要
- 論文の詳細を見る
295MHzで動作する4K×256の実験用エンベデッドSRAMを開発し、0.35um CMOS4層メタルプロセスで試作した。256対のI/Oを搭載するためにread/write sharedセンスアンプを開発した。このセンスアンプにリード動作用センスアンプ、ライト用書き込み回路、データ入力用レベル変換回路の3つの働きをさせ、チップサイズを縮小した。またself-timed pulsedワード線ドライブ方式を採用し、チップ選択状態での定常電流を除去した。さらに消費電力、動作ノイズ低減のために0.3V振幅の差動式I/Oインターフェースを採用した。3.3Vで3.38nsのサイクルタイムと3.9nsのアクセスタイムを達成した。
- 社団法人電子情報通信学会の論文
- 1995-05-25
著者
関連論文
- レベル可変ワード線ドライバを用いてプロセスばらつき耐性を向上した40nm CMOSプロセス0.179μm^2セル2電源SRAM(メモリ技術)
- 大容量DRAMのウェハーバーンイン技術
- フレキシブルマッピングリダンダンシ技術とアディショナルリフレッシュ方式を採用した1.6GByte/s 72Mb DRAM
- Rambusインターフェイス回路技術
- 0.3V振幅I/Oを用いた295MHz4K×256SRAM