Rambusインターフェイス回路技術

スポンサーリンク

概要

• 論文の詳細を見る

• 毎秒500Mbyteの高速データ転送が可能なRambusインターフェイス回路技術を報告する。Rambusチャネルは、リクエスター・デバイス(CPU)と複数のレスポンダー・デバイス(RDRAM)を繋ぐ9本の高速データ線と5本の制御線で構成される。クロック周波数は250MHzで、クロックの両エッジ(2ns)毎に9bit幅のデータが送受信され、500Mbyte/sのデータ転送速度を実現する。高速データおよび制御線はバスの特性インピーダンスでパラレル終端され、基準電位Vrefに対し+/-300mVの振幅の信号を伝播する。この高速のデータ送受信を実現するためには、外部クロックと正確に同期した内部クロックの生成が必要不可欠である。この内部クロックを生成するために位相シフト法を用いた新型DLL回路を採用した。

• 社団法人電子情報通信学会の論文
• 1997-08-13

著者

• 串山 夏樹

  株式会社東芝

• 高瀬 覚

  (株)東芝

• 高瀬 覚

  (株)東芝セミコンダクター社 マイクロエレクトロニクス技術研究所

• 串山 夏樹

  (株)東芝メモリー事業部

• 和田 幸夫

  (株)東芝マイクロエレクトロニクス

関連論文

• レベル可変ワード線ドライバを用いてプロセスばらつき耐性を向上した40nm CMOSプロセス0.179μm^2セル2電源SRAM(メモリ技術)
• 大容量DRAMのウェハーバーンイン技術
• 高生産性、高性能マルチバンクRDRAMのための新規アーキテクチャ
• フレキシブルマッピングリダンダンシ技術とアディショナルリフレッシュ方式を採用した1.6GByte/s 72Mb DRAM
• Rambusインターフェイス回路技術
• Rambusインターフェイス回路技術
• 250MHz超える高速DRAMのAt-Speed test評価技術
• 250MHz超える高速DRAMのAt-Speed test評価技術
• 500Mバイト/秒Rambus仕様4.5MビットDRAM
• 0.3V振幅I/Oを用いた295MHz4K×256SRAM

スポンサーリンク