メモリジェネレータ対応用DRAMマクロ : メモリジェネレータを用いて2112通りの構成を生成可能な0.35um混載DRAM
スポンサーリンク
概要
- 論文の詳細を見る
大容量DRAMとロジックLSIを一つのチップに集積することはシステムLSIの性能向上に効果的である。今回、メモリジェネレータに対応したDRAMマクロを開発した。様々な構成のDRAMマクロをメモリジェネレータで生成することで、ASICに混載するDRAMマクロを短期間で開発できる。ジェネレータで生成したDRAMマクロは手設計で構成した回路と同等のサイズである。今回このメモリジェネレータと0.35umのDRAM混載プロセスを用いて4M、20Mのメモリ容量のDRAMマクロを構成し、その有効性を確認した。
- 社団法人電子情報通信学会の論文
- 1998-05-21
著者
-
番場 博則
東芝マイクロエレクトロニクス技術研究所
-
宮野 信治
東芝
-
北城 岳彦
株式会社東芝セミコンダクター社
-
大久保 努
東芝マイクロエレクトロニクス技術研究所
-
宮野 信治
半導体理工学研究センター
-
和田 修
株式会社東芝 セミコンダクター社
-
北城 岳彦
(株)東芝セミコンダクター社
-
和田 政春
(株)東芝セミコンダクター社
-
宮野 信治
(株)東芝セミコンダクター社
-
芳賀 亮
(株)東芝
-
和田 政春
東芝マイクロエレクトロニクス技術研究所
-
宮野 信治
東芝マイクロエレクトロニクス技術研究所
-
矢部 友章
東芝マイクロエレクトロニクス技術研究所
-
佐藤 勝彦
東芝マイクロエレクトロニクス技術研究所
-
芳賀 亮
東芝マイクロエレクトロニクス技術研究所
-
和田 修
東芝マイクロエレクトロニクス技術研究所
-
円角 元洋
東芝マイクロエレクトロニクス技術研究所
-
北城 岳彦
東芝マイクロエレクトロニクス技術研究所
-
味元 賢一郎
東芝マイクロエレクトロニクス技術研究所
-
田沢 雅昭
東芝マイクロエレクトロニクス技術研究所
-
沼田 健二
東芝マイクロエレクトロニクス技術研究所
-
佐藤 勝彦
(株)東芝
-
沼田 健二
東芝セミコンダクター社
-
北城 岳彦
東芝
-
圓角 元洋
東芝マイクロエレクトロニクス技術研究所
関連論文
- 90-65nmテクノロジーに対応できるオンチップメモリは?
- レベル可変ワード線ドライバを用いてプロセスばらつき耐性を向上した40nm CMOSプロセス0.179μm^2セル2電源SRAM(メモリ技術)
- SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
- 3.3V単一電源動作16Mb NOR FLASH MEMORY
- SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
- 作製後の電子局在注入による非対称パスゲートトランジスタ及びしきい値電圧ばらつき自己修復機能を有する6トランジスタ型SRAMとその読み出し安定性の向上(ゲート絶縁薄膜、容量膜、機能膜及びメモリ技術)
- 1〜5V動作1Mb Full CMOS SRAMの高速・低スタンバイ電力回路設計
- SRAMの技術動向と定負電位書込み回路を用いた32nm 0.149μm^2セル低電圧コンフィギュラブルSRAM(低電力SRAM/DRAM,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
- 原子炉内リフレッシュ技術の開発
- プロセス工程後の局所的電子注入による非対称パスゲートトランジスタを有する6トランジスタ型SRAMとその読み出し時安定性の向上(低電圧/低消費電力技術,新デバイス・回路とその応用)
- プロセス工程後の局所的電子注入による非対称パスゲートトランジスタを有する6トランジスタ型SRAMとその読み出し時安定性の向上(高信頼技術,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 1Mビットバ-チャリスタティックRAM
- リテンション時間延長可能なスリープモードを搭載した65nm低消費電力混載DRAM(新メモリ技術とシステムLSI)
- インターフェース差し替え法を用いたロジック混載DRAMの設計 (「VLSI一般」)
- ディジタルコンシューマ時代に向けたメモリ技術(新メモリ技術, メモリ応用技術, 一般, ISSCC特集3 不揮発性メモリ)
- ディジタルコンシューマ時代に向けたメモリ技術
- メモリジェネレータ対応用DRAMマクロ : メモリジェネレータを用いて2112通りの構成を生成可能な0.35um混載DRAM
- メモリジェネレータ対応用DRAMマクロ
- データリフレッシュ機能を内蔵した16MビットフラッシュEEPROM : セクタ消去を実現するために
- 混載DRAMの共通テストインターフェス
- 混載DRAMの共通テストインターフェス
- レーザーの水中照射による金属表面の応力改善(III) -光音響法による施工監視-
- 同期型高速DRAMの新しい書き込み方式
- 1.6Gバイト/秒8MビットEmbedded DRAM
- 8ns 1MビットBiCMOS SRAM (BiCMOS LSI)
- 高速ランダムアクセス混載DRAMにおけるパッケージ後の自動救済技術(LSIシステムの実装・モジュール化・インタフェース技術, テスト実装, 一般)
- 高速ランダムアクセス混載DRAMにおけるパッケージ後の自動救済技術(LSIシステムの実装・モジュール化・インタフェース技術, テスト実装, 一般)
- データ線シフトリダンダンシ方式を用いたLogic混載DRAMマクロ
- ウエハレベルSRAM高速評価DFT技術
- 1V高速動作と低スタンバイ電力を両立させた0.5μm完全CMOS SRAM技術
- セルアレイ拡張方式を用いたDRAMモジュールジェネレータ
- セルアレイ拡張方式を用いたDRAMモジュールジェネレータ
- 混載ASIC用DRAMモジュールジェネレータ
- 混載ASIC用DRAMモジュールジェネレータ
- 833MHz周波数動作グラフィックス用途向け疑似2ポートeDRAM(メモリ技術(DRAM,SRAM,フラッシュ,新規メモリー))
- メモリジェネレ-タを用いて2,112通りの構成を生成できる0.35μm混載DRAM
- 局所電子注入による非対称パスゲートトランジスタを用いた8T-SRAMにおけるハーフセレクトディスターブの抑制(SRAM,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- サスペンディッド・ビットライン読出し方式を用いた0.5V 5.5nsecアクセスタイム バルクCMOS 8T SRAM(SRAM,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- デジタル化したレプリカビット線遅延を用いたランダムばらつきに強いSRAMセンスアンプタイミング生成回路(SRAM,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- 電子局所注入による非対称パスゲートトランジスタを用いた8T-SRAMにおけるハーフセレクト問題の除去(学生・若手研究会)
- プロセス工程後の局所的電子注入による非対称パスゲートトランジスタを有する6トランジスタ型SRAMとその読み出し時安定性の向上
- 招待講演 高速,低消費電力6T-SRAMを実現する電荷の同時注入による不良セルの修復技術 (集積回路)
- 高速,低消費電力6T-SRAMを実現する電荷の同時注入による不良セルの修復技術(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- 低電力ディスターブ緩和技術を備えた40nm 0.5V 12.9pJ/access 8T SRAM(依頼講演,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- ビット線振幅量を抑えるチャージシェア階層ビット線方式を用いた0.4V動作SRAM(依頼講演,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- "復興"メモリと日本の明日に向かって(パネル討論,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- CT-2-2 サブ0.5V時代に向けたSRAMの低電圧・低電力化技術(CT-2.サブ0.5V時代に向けた低電圧・低電力メモリ技術,チュートリアルセッション,ソサイエティ企画)
- 読出しビット線リミット機構を備えた40-nm 256-Kb サブ 10pJ/access動作8T SRAM(低電圧・高信頼SRAM,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 読出しビット線リミット機構を備えた40-nm 256-Kb サブ 10pJ/access動作8T SRAM(低電圧・高信頼SRAM,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 局所電子注入非対称パスゲートトランジスタを有する6T-SRAMのためのしきい値電圧付近ワード線電圧注入法によるしきい値電圧ばらつきの自己収束
- 統計手法を利用した極低電圧SRAM向けセンスアンプタイミング生成回路(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- ビット線電力計算回路とデジタルLDOを使用した2電源SRAMの消費電力削減スキーム(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)