混載ASIC用DRAMモジュールジェネレータ

スポンサーリンク

概要

• 論文の詳細を見る

• 半導体デバイス技術の進歩により、DRAM等のメモリとロジックを一つのチップに集積する事が可能になってきた。著者らは、ASICのライブラリに使用されるDRAMマクロを開発した。本稿では、多数の異なる構成のマクロを容易に実現するための回路方式と、モジュールジェネレータを用いてDRAMマクロを生成する方法について述べる。特にセルアレイを選択するデコーダ部の接続方法をセルアレイにバンク信号・ローアドレス・カラムアドレスによるインデックスを付け、除算と剰余算によるアルゴリズムとして定式化した。また、テスト回路の対応についても述べる。計算機実験結果より、最大容量のマクロにおいても非常に短い時間でレイアウトを生成できる事が分かった。

• 社団法人電子情報通信学会の論文
• 1997-10-29

著者

• 山田 正昭

  株式会社東芝半導体設計・評価技術センター

• 山田 正昭

  (株)東芝ulsi研究所

• 宮野 信治

  東芝

• 北城 岳彦

  株式会社東芝セミコンダクター社

• 宮野 信治

  半導体理工学研究センター

• 北城 岳彦

  (株)東芝セミコンダクター社

• 山田 正昭

  (株)東芝半導体設計・評価技術センター

• 宮野 信治

  (株)東芝セミコンダクター社

• 矢部 友章

  東芝マイクロエレクトロニクス技術研究所

• 田沢 雅昭

  東芝マイクロエレクトロニクス技術研究所

• 矢部 友章

  (株)東芝半導体デバイス技術研究所

• 山田 正昭

  株式会社 東芝 半導体設計評価技術センター

• 村方 正美

  (株)東芝 半導体設計・評価技術センター

• 山田 正昭

  (株)東芝 Ulsi研究所

• 竹内 秀輝

  (株)東芝半導体設計・評価技術センター

• 圓角 元洋

  (株)東芝半導体システム技術センター

• 田沢 雅昭

  東芝情報システム(株)

• 村方 正美

  (株)東芝半導体設計・評価技術センター

• 竹内 秀輝

  株式会社東芝半導体設計・評価技術センター

• 北城 岳彦

  東芝

• 圓角 元洋

  東芝マイクロエレクトロニクス技術研究所

• 矢部 友章

  (株)東芝セミコンダクター社

• 矢部 友章

  (株)東芝セミコンダクター&ストレージ社アナログ・イメージングIC事業部

関連論文

• 90-65nmテクノロジーに対応できるオンチップメモリは?
• レベル可変ワード線ドライバを用いてプロセスばらつき耐性を向上した40nm CMOSプロセス0.179μm^2セル2電源SRAM(メモリ技術)
• SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
• マクロブロック入りSOG向き階層的概略配線
• 敷き詰め型ゲートアレイ用の詳細配線手法とその実験
• SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
• 作製後の電子局在注入による非対称パスゲートトランジスタ及びしきい値電圧ばらつき自己修復機能を有する6トランジスタ型SRAMとその読み出し安定性の向上(ゲート絶縁薄膜、容量膜、機能膜及びメモリ技術)
• 1〜5V動作1Mb Full CMOS SRAMの高速・低スタンバイ電力回路設計
• SRAMの技術動向と定負電位書込み回路を用いた32nm 0.149μm^2セル低電圧コンフィギュラブルSRAM(低電力SRAM/DRAM,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
• プロセス工程後の局所的電子注入による非対称パスゲートトランジスタを有する6トランジスタ型SRAMとその読み出し時安定性の向上(低電圧/低消費電力技術,新デバイス・回路とその応用)
• プロセス工程後の局所的電子注入による非対称パスゲートトランジスタを有する6トランジスタ型SRAMとその読み出し時安定性の向上(高信頼技術,低電圧/低消費電力技術,新デバイス・回路とその応用)
• リテンション時間延長可能なスリープモードを搭載した65nm低消費電力混載DRAM(新メモリ技術とシステムLSI)
• インターフェース差し替え法を用いたロジック混載DRAMの設計 (「VLSI一般」)
• メモリジェネレータ対応用DRAMマクロ : メモリジェネレータを用いて2112通りの構成を生成可能な0.35um混載DRAM
• メモリジェネレータ対応用DRAMマクロ
• 混載DRAMの共通テストインターフェス
• 混載DRAMの共通テストインターフェス
• 同期型高速DRAMの新しい書き込み方式
• 1.6Gバイト/秒8MビットEmbedded DRAM
• データ線シフトリダンダンシ方式を用いたLogic混載DRAMマクロ
• ウエハレベルSRAM高速評価DFT技術
• ウエハレベルSRAM高速評価DFT技術
• 貫通電流を考慮するトランジスタサイジング手法
• 貫通電流を考慮するトランジスタサイジング手法
• レイアウトを考慮したファンアウト分解手法
• 1V高速動作と低スタンバイ電力を両立させた0.5μm完全CMOS SRAM技術
• ブランチスラック法による超高速パス抽出アルゴリズム
• セルアレイ拡張方式を用いたDRAMモジュールジェネレータ
• セルアレイ拡張方式を用いたDRAMモジュールジェネレータ
• 混載ASIC用DRAMモジュールジェネレータ
• 混載ASIC用DRAMモジュールジェネレータ
• MOS LSIの信号の流れる方向を決定するアルゴリズム (電子システムの設計技術と設計自動化)
• トランジスタレベル・スタティックタイミング解析における順序回路処理方法
• ULSI設計用CADシステム (ULSI基盤技術)
• セル置換とバッファ挿入による低消費電力化手法
• トランジスタレベルの回路･レイアウト合成
• 配線RC遅延算出のための配線径路予測方法
• ゲートアレイ自動配置におけるセルの重なり除去手法
• タイミング最適化ECOの実験と評価
• 833MHz周波数動作グラフィックス用途向け疑似2ポートeDRAM(メモリ技術(DRAM,SRAM,フラッシュ,新規メモリー))
• 局所電子注入による非対称パスゲートトランジスタを用いた8T-SRAMにおけるハーフセレクトディスターブの抑制(SRAM,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
• サスペンディッド・ビットライン読出し方式を用いた0.5V 5.5nsecアクセスタイム バルクCMOS 8T SRAM(SRAM,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
• デジタル化したレプリカビット線遅延を用いたランダムばらつきに強いSRAMセンスアンプタイミング生成回路(SRAM,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
• 電子局所注入による非対称パスゲートトランジスタを用いた8T-SRAMにおけるハーフセレクト問題の除去(学生・若手研究会)
• プロセス工程後の局所的電子注入による非対称パスゲートトランジスタを有する6トランジスタ型SRAMとその読み出し時安定性の向上
• 招待講演 高速,低消費電力6T-SRAMを実現する電荷の同時注入による不良セルの修復技術 (集積回路)
• 高速,低消費電力6T-SRAMを実現する電荷の同時注入による不良セルの修復技術(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
• 低電力ディスターブ緩和技術を備えた40nm 0.5V 12.9pJ/access 8T SRAM(依頼講演,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
• ビット線振幅量を抑えるチャージシェア階層ビット線方式を用いた0.4V動作SRAM(依頼講演,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
• "復興"メモリと日本の明日に向かって(パネル討論,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
• CT-2-2 サブ0.5V時代に向けたSRAMの低電圧・低電力化技術(CT-2.サブ0.5V時代に向けた低電圧・低電力メモリ技術,チュートリアルセッション,ソサイエティ企画)
• 読出しビット線リミット機構を備えた40-nm 256-Kb サブ 10pJ/access動作8T SRAM(低電圧・高信頼SRAM,低電圧/低消費電力技術,新デバイス・回路とその応用)
• 読出しビット線リミット機構を備えた40-nm 256-Kb サブ 10pJ/access動作8T SRAM(低電圧・高信頼SRAM,低電圧/低消費電力技術,新デバイス・回路とその応用)
• 局所電子注入非対称パスゲートトランジスタを有する6T-SRAMのためのしきい値電圧付近ワード線電圧注入法によるしきい値電圧ばらつきの自己収束
• 統計手法を利用した極低電圧SRAM向けセンスアンプタイミング生成回路(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
• ビット線電力計算回路とデジタルLDOを使用した2電源SRAMの消費電力削減スキーム(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)

もっと見る 閉じる

スポンサーリンク