ビット線電力計算回路とデジタルLDOを使用した2電源SRAMの消費電力削減スキーム(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
スポンサーリンク
概要
- 論文の詳細を見る
動作条件に応じてSRAMの消費電力低減を実現するビット線電力計算器とデジタル制御リテンション回路を提案した。ビット線電力計算機はアクティブ時のビット線電力をモニタし、SRAMの電力が最小となるようにSRAMセルの動作電圧を最適化する。またデジタル制御リテンション回路ではデジタルLDOを採用し、これを間欠動作させることでスタンバイ時の電力を大幅に削減した。0.120um^2の6T SRAMを用いて28nm CMOSテクノロジーでテストチップを作製し、25℃でのアクティブ時とスタンバイ時の消費電力がそれぞれ27%と85%削減できることを確認した。
- 一般社団法人電子情報通信学会の論文
- 2013-04-04
著者
-
川澄 篤
株式会社東芝
-
畝川 康夫
株式会社東芝
-
平林 修
株式会社東芝
-
鈴木 東
株式会社東芝
-
武山 泰久
株式会社東芝
-
櫛田 桂一
株式会社東芝
-
矢部 友章
株式会社東芝
-
仁木 祐介
株式会社東芝
-
矢部 友章
東芝マイクロエレクトロニクス技術研究所
-
橘 文彦
株式会社東芝セミコンダクター社
-
櫛田 桂一
株式会社東芝セミコンダクター社
-
平林 修
株式会社東芝セミコンダクター社
-
矢部 友章
株式会社東芝セミコンダクター&ストレージ社
-
佐々木 慎一
株式会社東芝セミコンダクター社
-
静野 観椰子
株式会社東芝セミコンダクター&ストレージ社
-
仁木 祐介
株式会社東芝セミコンダクター&ストレージ社
-
武山 泰久
株式会社東芝セミコンダクター&ストレージ社
-
橘 文彦
株式会社東芝セミコンダクター&ストレージ社
-
川澄 篤
株式会社東芝セミコンダクター&ストレージ社
-
平林 修
株式会社東芝セミコンダクター&ストレージ社
-
静野 観椰子
株式会社東芝セミコンダクター&ストレージ社
関連論文
- 招待講演 SRAMの技術動向と定負電位書込み回路を用いた32nm 0.149μm[2]セル低電圧コンフィギュラブルSRAM (集積回路)
- 32bit RISC CPUコアを内蔵したIEEE 802.11a準拠1チップMAC/PHYプロセッサ(VSLI一般(ISSCC'03関連特集))
- レベル可変ワード線ドライバを用いてプロセスばらつき耐性を向上した40nm CMOSプロセス0.179μm^2セル2電源SRAM(メモリ技術)
- SRAM : 低電圧化とばらつきへの挑戦(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- SRAM: 低電圧化とばらつきへの挑戦(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 1〜5V動作1Mb Full CMOS SRAMの高速・低スタンバイ電力回路設計
- SRAMの技術動向と定負電位書込み回路を用いた32nm 0.149μm^2セル低電圧コンフィギュラブルSRAM(低電力SRAM/DRAM,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
- メモリジェネレータ対応用DRAMマクロ : メモリジェネレータを用いて2112通りの構成を生成可能な0.35um混載DRAM
- メモリジェネレータ対応用DRAMマクロ
- 同期型高速DRAMの新しい書き込み方式
- 1.6Gバイト/秒8MビットEmbedded DRAM
- 2.5V 200MHzメガビットBiCMOS同期SRAM
- ECC内蔵メモリマクロにおけるDFT技術(プロセッサ, DSP, 画像処理技術及び一般)
- ECC内蔵メモリマクロにおけるDFT技術(プロセッサ, DSP, 画像処理技術及び一般)
- ECC内蔵メモリマクロにおけるDFT技術(プロセッサ, DSP, 画像処理技術及び一般)
- ECC内蔵メモリマクロにおけるDFT技術(プロセッサ, DSP, 画像処理技術及び一般)
- レプリカセルバイアス技術を用いた低リークSRAMマクロ(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- レプリカセルバイアス技術を用いた低リークSRAMマクロ(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- ウエハレベルSRAM高速評価DFT技術
- ウエハレベルSRAM高速評価DFT技術
- ED2000-115 / SDM2000-97 / ICD2000-51 900MHz 18Mb DDR SRAM
- ED2000-115 / SDM2000-97 / ICD2000-51 900MHz 18Mb DDR SRAM
- ED2000-115 / SDM2000-97 / ICD2000-51 900MHz 18Mb DDR SRAM
- DDR仕様高速SRAM対応データバスアーキテクチャ
- DDR仕様高速SRAM対応データバスアーキテクチャ
- DDR仕様高速SRAM対応データバスアーキテクチャ
- データ線共有方式による差動インターフェースの転送効率改善 (「VLSI一般」)
- 1V高速動作と低スタンバイ電力を両立させた0.5μm完全CMOS SRAM技術
- セルアレイ拡張方式を用いたDRAMモジュールジェネレータ
- セルアレイ拡張方式を用いたDRAMモジュールジェネレータ
- 混載ASIC用DRAMモジュールジェネレータ
- 混載ASIC用DRAMモジュールジェネレータ
- 900MHz 18Mb DDR SRAM〔和文〕
- 依頼講演 デジタル化したレプリカビット線遅延を用いたランダムばらつきに強いSRAMセンスアンプタイミング生成回路 (集積回路)
- サスペンディッド・ビットライン読出し方式を用いた0.5V 5.5nsecアクセスタイム バルクCMOS 8T SRAM(SRAM,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- デジタル化したレプリカビット線遅延を用いたランダムばらつきに強いSRAMセンスアンプタイミング生成回路(SRAM,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- 超低消費電力LSI向けのSiN電荷捕獲層を有する新型V_自己調整MISFET(IEDM特集(先端CMOSデバイス・プロセス技術))
- ビット線振幅量を抑えるチャージシェア階層ビット線方式を用いた0.4V動作SRAM(依頼講演,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- CT-2-2 サブ0.5V時代に向けたSRAMの低電圧・低電力化技術(CT-2.サブ0.5V時代に向けた低電圧・低電力メモリ技術,チュートリアルセッション,ソサイエティ企画)
- 読出しビット線リミット機構を備えた40-nm 256-Kb サブ 10pJ/access動作8T SRAM(低電圧・高信頼SRAM,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 読出しビット線リミット機構を備えた40-nm 256-Kb サブ 10pJ/access動作8T SRAM(低電圧・高信頼SRAM,低電圧/低消費電力技術,新デバイス・回路とその応用)
- スマート社会におけるメモリソリューションの今後の展望 : 新不揮発メモリはSRAM/DRAM/フラッシュを置き換える?(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- 統計手法を利用した極低電圧SRAM向けセンスアンプタイミング生成回路(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- ビット線電力計算回路とデジタルLDOを使用した2電源SRAMの消費電力削減スキーム(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- 非選択カラムのビット線電荷を有効利用するためのチャージコレクタ回路を搭載した13.8pJ/Access/Mbit SRAM(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- 時間領域アナログ&デジタル混成信号処理技術を用いたLDPC復号回路(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 時間領域アナログ&デジタル混成信号処理技術を用いたLDPC復号回路(低電圧/低消費電力技術,新デバイス・回路とその応用)