時間領域アナログ&デジタル混成信号処理技術を用いたLDPC復号回路(低電圧/低消費電力技術,新デバイス・回路とその応用)
スポンサーリンク
概要
- 論文の詳細を見る
アナログ信号処理は一本の配線で多ビットを同時に表現することができるため、一本の配線で1ビットの情報しか表現できないデジタル信号処理に比べて高効率な信号処理を実行できる可能性がある。我々は新たなアナログ信号処理技術として、アナログ値として時間を用いた時間領域アナログ&デジタル混成信号処理技術を開発した。デジタル回路用の論理ゲートのみで構成できるため、一般的なデジタル回路設計フローで設計することが可能でスケーラビリティにも優れる。この技術を適用した低密度パリティチェック符号の復号回路を、65nm CMOSプロセスで実際に試作し、その効果を実証した。
- 2013-07-25
著者
-
大脇 幸人
株式会社東芝セミコンダクター社
-
畝川 康夫
株式会社東芝
-
香西 昌平
株式会社東芝soc研究開発センター
-
宮下 大輔
株式会社東芝soc研究開発センター
-
小林 弘幸
株式会社東芝SoC研究開発センター
-
大脇 幸人
(株)東芝soc研究開発センター
-
山城 遼
株式会社東芝
-
橋吉 和典
東芝マイクロエレクトロニクス
-
香西 昌平
株式会社東芝
-
宮下 大輔
株式会社東芝
-
大脇 幸人
株式会社東芝
関連論文
- 高速アナログ/ディジタル回路用高精度疑似飽和BJTモデル
- 低電力BluetoothシングルチップLSI : 回路/無線アーキテクチャ/システムレベルの最適化(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 1.5MHz-IF受信方式および直接変調送信方式によるシングルチップCMOS Bluetoothトランシーバ(VSLI一般(ISSCC'03関連特集))
- 8Mb Chain Ferroelectric Memory〔和文〕 (特集 メモリ・混載メモリ及びIC一般)
- 1トランジスタ/1キャパシタ型及びGAINセル型Chain FRAMの設計法
- 高速不揮発性メモリChain FRAMの設計法
- 高速、高密度Chain FRAMの設計
- 大容量・高バンド幅DRAMを実現する電源ノイズ低減法
- クロスポイント型セルに対応した2層ビット線構造をもつDRAM array
- 低消費電力DRAMを実現する1/4 Vccビット線振幅方式
- SGTトランジスタを用いたギガビットDRAMの設計
- 超低スタンドバイ電流DRAMの検討
- 32bit RISC CPUコアを内蔵したIEEE 802.11a準拠1チップMAC/PHYプロセッサ(VSLI一般(ISSCC'03関連特集))
- 完全空乏型SOI MOSFETにおけるSOI膜厚変動によるしきい値ばらつきの抑制構造
- NAND型DRAMにおける折り返しビット線方式の検討
- NAND型セルを用いた256Mb DRAM
- 基板電位オーバーバイアス方式を用いた0.5V動作サブ0.1um高速低消費電力技術
- 基板電位制御SOI技術を用いた0.5V、200MHz動作32ビットALUの設計
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALU
- コンディショナルクロッキングF/Fの低電力H.264/MPEG-4オーディオ/ビデオコーデックへの応用(回路技術(一般, 超高速・低電力・高機能を目指した新アーキテクチャ))
- モジュールの電圧/周波数を動的に制御したH.264/MPEG-4 Audio/Visual Codec LSI(VLSI一般(ISSCC2005特集))
- 基板電位オーバーバイアス方式を用いた0.5V動作サブ0.1um高速低消費電力技術
- 基板電位オーバーバイアス方式を用いた0.5V動作サブ0.1um高速低消費電力技術
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
- 低電力BluetoothシングルチップLSI : 回路/無線アーキテクチャ/システムレベルの最適化(VLSI回路,デバイス技術(高速,低電圧,低電力))
- CMOS LC-VCOの位相雑音最小化(プロセッサ, DSP, 画像処理技術及び一般)
- CMOS LC-VCOの位相雑音最小化(プロセッサ, DSP, 画像処理技術及び一般)
- CMOS LC-VCOの位相雑音最小化(プロセッサ, DSP, 画像処理技術及び一般)
- CMOS LC-VCOの位相雑音最小化(プロセッサ, DSP, 画像処理技術及び一般)
- ディジタルI/Qミスマッチ補正回路を搭載したLow-IF方式シングルチップCMOS Bluetooth-EDR送信機(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- ディジタルI/Qミスマッチ補正回路を搭載したLow-IF方式シングルチップCMOS Bluetooth-EDR送信機(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- SOIを用いた0.5V動作CMOSロジックの設計法
- SOIを用いた0.5V動作CMOSロジックの設計法
- 新不揮発性メモリChainFeRAM (特集2 モバイル・ネットワーク時代のメモリLSI--ネットワーク機器の実現に,多様な製品でこたえる)
- データ線共有方式による差動インターフェースの転送効率改善 (「VLSI一般」)
- 完全空乏型SOI MOSFETにおけるSOI膜厚変動によるしきい値ばらつきの抑制構造
- 64MビットDRAM基礎技術 (集積回路)
- ビット線電力計算回路とデジタルLDOを使用した2電源SRAMの消費電力削減スキーム(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- 時間領域アナログ&デジタル混成信号処理技術を用いたLDPC復号回路(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 時間領域アナログ&デジタル混成信号処理技術を用いたLDPC復号回路(低電圧/低消費電力技術,新デバイス・回路とその応用)