完全空乏型SOI MOSFETにおけるSOI膜厚変動によるしきい値ばらつきの抑制構造
スポンサーリンク
概要
- 論文の詳細を見る
- 2001-03-08
著者
-
大脇 幸人
(株)東芝 ULSI研究所
-
野口 充宏
(株)東芝マイクロエレクトロニクス研究所
-
高木 信一
東京大学大学院 工学系研究科
-
沼田 敏典
(株)東芝 LSI基盤技術ラボラトリー
-
高木 信一
(株)東芝 LSI基盤技術ラボラトリー
-
高木 信一
半導体miraiプロジェクト 超先端電子技術開発機構(aset)
-
大脇 幸人
(株)東芝soc研究開発センター
-
大脇 幸人
(株)東芝 セミコンダクター社
-
沼田 敏典
半導体miraiプロジェクト 超先端電子技術開発機構(aset)
-
野口 充宏
(株)東芝 セミコンダクター社
関連論文
- 高速アナログ/ディジタル回路用高精度疑似飽和BJTモデル
- 8Mb Chain Ferroelectric Memory〔和文〕 (特集 メモリ・混載メモリ及びIC一般)
- 1トランジスタ/1キャパシタ型及びGAINセル型Chain FRAMの設計法
- 高速不揮発性メモリChain FRAMの設計法
- 高速、高密度Chain FRAMの設計
- 大容量・高バンド幅DRAMを実現する電源ノイズ低減法
- 1GビットDRAM用トレンチ・セル技術
- 低消費電力DRAMを実現する1/4 Vccビット線振幅方式
- 超低スタンドバイ電流DRAMの検討
- Ge MIS界面欠陥の電気的性質(レギュラーセッション,ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- Siプラットホーム上の新材料チャネルCMOS (特集 エレクトロニクスの多様化を支える新デバイス技術--2020年を見据えて)
- セル面積 0.29μm^2 を実現したトレンチ型 DRAM セル技術
- 界面制御層を用いた高性能Ge MOSトランジスタ
- SSON構造から作製したGAA型ひずみチャネルSi-MOSFETの電気特性とNBDによるひずみの評価
- Si原子層により終端されたGe MIS界面特性とその反転層正孔移動度への影響
- GeチャネルMOSトランジスタの課題とサブ100nmPMOS動作実証
- Ge窒化膜を界面層とするHfO_2/Ge MIS構造の特性(ゲート絶縁膜、容量膜、機能膜及びメモリ技術)
- 高移動度チャネルを有するひずみ Si-on-insulator/ ひずみ SiGe-on-insulator デュアルチャネルCMOSの作製と電気特性
- 先端CMOSのための高移動度デバイス・基板技術,AWAD2006)
- 先端CMOSのための高移動度デバイス・基板技術
- 一軸歪みSGOIチャネルを有する高性能マルチゲートpMOSFETs(先端CMOSデバイス・プロセス技術)
- 高性能・微細ひずみSOI-MOSFET
- シリコン・オン・インシュレーター(SOI)基板構造の歪局ひずみ評価
- 高性能・部分空乏型および完全空乏型ひずみSOI-MOSFET(IEDM特集(先端CMOSデバイス・プロセス技術))
- 高性能・部分空乏型および完全空乏型ひずみSOI-MOSFET
- ヘテロソース構造MOSFETにおけるチャネルへの高速電子注入(VLSI回路,デバイス技術(高速,低電圧,低電力))
- SiGe on Insulator構造形成技術(IV族系半導体結晶・混晶の新たなる展開)
- ひずみSOI-CMOS素子 : Si格子定数の変調技術を用いた高速SOI素子技術
- ひずみSOI MOSFETのチャネル構造設計と作製技術(IEDM特集:先端CMOSデバイス・プロセス技術)
- (110)面高性能ひずみSOI-CMOS素子技術(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 高性能ひずみSOI-CMOS素子技術 : キャリア移動度劣化機構と素子設計
- 微細CMOSスケーリングにおけるチャネル高移動度化の重要性 : Si/SiGe系ヘテロ構造による高移動度MOSFET
- 量子閉じ込め効果が薄膜SOI MOSFETの電気特性に与える影響について
- 完全空乏型SOI MOSFETにおけるSOI膜厚変動によるしきい値ばらつきの抑制構造
- 招待論文 : 「ひずみSOI MOSFETの素子構造と電気的特性」
- ひずみSOI MOSFETの素子構造と電気的特性
- ひずみの導入により高移動度化した新構造SOI-MOSFET
- シリコン表面のセルフ・アンジュレーションを利用したサブミクロン単一電子素子
- サブバンド構造変調を利用した高性能超薄膜SOI-MOSFET (特集:ナノ領域の先端研究--21世紀のキー技術を求めて)
- SiMOS反転層モビリティにおけるクーロン散乱および表面ラフネス散乱の電子濃度依存性
- SCM測定のシミュレーション解析
- 基板電位オーバーバイアス方式を用いた0.5V動作サブ0.1um高速低消費電力技術
- 基板電位制御SOI技術を用いた0.5V、200MHz動作32ビットALUの設計
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALU
- シリコン酸化膜の絶縁破壊に対する電子と正孔の共存の必要性実証
- ストレスリーク電流における非弾性トンネリングの実験的検証
- 1.Siプラットホーム上の新材料チャネルCMOS(エレクトロニクスの多様化を支える新デバイス技術-2020年を見据えて-)
- コンディショナルクロッキングF/Fの低電力H.264/MPEG-4オーディオ/ビデオコーデックへの応用(回路技術(一般, 超高速・低電力・高機能を目指した新アーキテクチャ))
- 極薄シリコン酸化膜における絶縁破壊とストレスリーク電流の起源
- CT-2-2 Si基板上III-V MOSトランジスタ(CT-2.ポストCMOSデバイス技術?-III-V MOS,ナノワイヤデバイス,グラフェンデバイス-,チュートリアルセッション,ソサイエティ企画)
- SCM測定のシミュレーション解析
- SCM測定のシミュレーション解析
- SCM測定のシミュレーション解析
- III-V/Ge CMOS技術とSiプラットフォーム上の異種材料集積(第18回先端半導体デバイスの基礎と応用に関するアジア・太平洋ワークショップ(AWAD2010))
- 基板電位オーバーバイアス方式を用いた0.5V動作サブ0.1um高速低消費電力技術
- 基板電位オーバーバイアス方式を用いた0.5V動作サブ0.1um高速低消費電力技術
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
- SOIを用いた0.5V動作CMOSロジックの設計法
- SOIを用いた0.5V動作CMOSロジックの設計法
- 濃度勾配法による量子効果を導入したデバイス・シミュレーション
- 濃度勾配法による量子効果を導入したデバイス・シミュレーション
- 高性能光電子集積回路実現に向けたIII-V CMOSプラットフォーム技術(光部品・電子デバイス実装技術,一般)
- 高性能光電子集積回路実現に向けたIII-V CMOSプラットフォーム技術(光部品・電子デバイス実装技術,一般)
- 高性能光電子集積回路実現に向けたIII-V CMOSプラットフォーム技術(光部品・電子デバイス実装技術,一般)
- 高性能光電子集積回路実現に向けたIII-V CMOSプラットフォーム技術(光部品・電子デバイス実装技術,一般)
- 高性能CMOSのための高移動度チャネル技術の現状と展望(ゲートスタック構造の新展開-チュートリアル講演,ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 先端CMOSのための高移動度デバイス・基板技術
- ヘテロソース構造MOSFETにおけるチャネルへの高速電子注入(VLSI回路,デバイス技術(高速,低電圧,低電力))
- (110)面高性能ひずみSOI-CMOS素子技術(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 28a-K-3 無水HFガスによるin-situ自然酸化膜エッチング機構
- ゲート不純物の不完全イオン化とバンドギャップナローウィングがゲートからのトンネル電流に与える影響
- ゲート不純物の不完全イオン化とバンドギャップナローウィングがゲートからのトンネル電流に与える影響
- 微細CMOSスケーリングにおけるチャネル高移動度化の重要性 : Si/SiGe系ヘテロ構造による高移動度MOSFET
- Si/SiGeヘテロ構造を用いたMOSデバイス技術
- ポストスケーリング時代のCMOSデバイス技術
- 2-1 Si MOSFETの微細化限界 : 2. ナノエレクトロニクス(ナノテクノロジーの光とエレクトロニクスへの応用)
- III-V/Ge CMOS技術とSiプラットフォーム上の異種材料集積(第18回先端半導体デバイスの基礎と応用に関するアジア・太平洋ワークショップ(AWAD2010))
- CT-1-2 高性能LSIのための新構造・新材料CMOS技術(CT-1.CMOSを越える革新デバイスの現状と展望,チュートリアル講演,ソサイエティ企画)
- 完全空乏型SOI MOSFETにおけるSOI膜厚変動によるしきい値ばらつきの抑制構造
- 微細CMOS技術におけるチャネルエンジニアリングの重要性とひずみSOI MOSFETのインパクト
- 微細CMOS技術におけるチャネルエンジニアリングの重要性とひずみSOI MOSFETのインパクト
- シリコン表面のセルフ・アンジュレーションを利用したサブミクロン単一電子素子
- 新チャネル材料を使った高電流駆動力CMOSデバイス技術
- トライゲートナノワイヤMOSFETの短チャネル移動度解析とStress Memorization Technique (SMT)による性能向上(IEDM特集(先端CMOSデバイス・プロセス技術))
- トライゲートナノワイヤMOSFETにおける自己発熱効果の系統的理解(IEDM特集(先端CMOSデバイス・プロセス技術))
- トライゲートナノワイヤMOSFETにおける自己発熱効果の系統的理解
- 1-4 高移動度チャネルトランジスタ技術の最新動向(1.CMOS技術の最前線,世界的な競争領域にある最先端デバイス技術)
- C-4-18 高性能光電子集積回路に向けたIII-V CMOSフォトニクスプラットフォーム技術(C-4.レーザ・量子エレクトロニクス,一般セッション)
- 10nm径トライゲートナノワイヤMOSFETにおける高電界輸送特性向上と薄BOXによる閾値調整(SOIテクノロジ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 10nm径トライゲートナノワイヤMOSFETにおける高電界輸送特性向上と薄BOXによる閾値調整(SOIテクノロジ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 高性能・低消費電力Siナノワイヤトランジスタ技術
- InGaAs MOSゲートスタック形成と界面特性
- Ge p- and n-MOSFETの高電界領域での移動度劣化機構の解析と原子層平坦GeO_x/Ge界面による移動度の向上(IEDM特集(先端CMOSテバイス・プロセス技術))
- C-3-16 III-V CMOSフォトニクスプラットフォームと光インターコネクションへの展開(C-3.光エレクトロニクス)
- 高移動度チャネルトランジスタ技術の最新動向
- III-V CMOSフォトニクスを用いた光電子融合集積回路プラットホーム技術(光エレクトロニクス)
- 10nm径トライゲートナノワイヤMOSFETにおける高電界輸送特性向上と薄BOXによる閾値調整
- 10nm径トライゲートナノワイヤMOSFETにおける高電界輸送特性向上と薄BOXによる閾値調整