8Mb Chain Ferroelectric Memory〔和文〕 (特集 メモリ・混載メモリ及びIC一般)
スポンサーリンク
概要
- 論文の詳細を見る
8Mビットチェイン型強誘電体メモリを設計した。使用したテクノロジは2層メタル0.25ミクロンCMOSである。セルサイズは5.2平方ミクロンであり、1ピッチシフト構成を取る。チェイン構成によるプレートドライバ回路の縮小、メタル層を増やさずに階層ワード線を実現する技術等により、76平方ミリと小さいチップサイズを実現している。サイクルタイムは70ナノ秒であり、ランダムアクセスタイムは40ナノ秒と従来発表されている強誘電体メモリで最も高速である。
- 社団法人電子情報通信学会の論文
- 2001-04-05
著者
-
高島 大三郎
株式会社東芝セミコンダクター社半導体研究開発センター
-
山川 晃司
(株)東芝セミコンダクター社
-
高島 大三郎
(株)東芝セミコンダクター社
-
大脇 幸人
株式会社東芝セミコンダクター社
-
國島 巌
株式会社東芝セミコンダクター社
-
山川 晃司
株式会社東芝セミコンダクター社
-
鴨志田 昌弘
株式会社東芝セミコンダクター社
-
大脇 幸人
(株)東芝soc研究開発センター
-
高島 大三郎
(株)東芝セミコンダクター社半導体研究開発センター
-
国島 巌
東芝 セミコンダクター社 半導体研究開発セ
-
大脇 幸人
株式会社東芝
関連論文
- FeRAMの概要と1.6GB/s DDR2 128Mb Chain FeRAM_[○!R](メモリ技術)
- 高速アナログ/ディジタル回路用高精度疑似飽和BJTモデル
- 大容量Chain-FeRAM用高信頼微細キャパシタプロセス技術(不揮発性メモリ及び関連プロセス一般)
- 新メモリとSOC、今何をすべきか? : 混載メモリの課題と展望(新メモリ技術とシステムLSI)
- Chain FeRAM技術と将来展望(新メモリ技術とシステムLSI)
- Bitline/Plateline Reference-Level-Precharge Scheme for High-Density ChainFeRAM(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- A 32Mb Chain FeRAM with Segment Stitch Array Architecture
- メモリセルトランジスタのシュリンクに適したDRAM array architecture
- 8Mb Chain Ferroelectric Memory〔和文〕 (特集 メモリ・混載メモリ及びIC一般)
- 1トランジスタ/1キャパシタ型及びGAINセル型Chain FRAMの設計法
- 高速不揮発性メモリChain FRAMの設計法
- 高速、高密度Chain FRAMの設計
- 大容量・高バンド幅DRAMを実現する電源ノイズ低減法
- クロスポイント型セルに対応した2層ビット線構造をもつDRAM array
- 1GビットDRAM用トレンチ・セル技術
- 低消費電力DRAMを実現する1/4 Vccビット線振幅方式
- SGTトランジスタを用いたギガビットDRAMの設計
- 超低スタンドバイ電流DRAMの検討
- 完全空乏型SOI MOSFETにおけるSOI膜厚変動によるしきい値ばらつきの抑制構造
- NAND型DRAMにおける折り返しビット線方式の検討
- NAND型セルを用いた256Mb DRAM
- 基板電位オーバーバイアス方式を用いた0.5V動作サブ0.1um高速低消費電力技術
- 基板電位制御SOI技術を用いた0.5V、200MHz動作32ビットALUの設計
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALU
- コンディショナルクロッキングF/Fの低電力H.264/MPEG-4オーディオ/ビデオコーデックへの応用(回路技術(一般, 超高速・低電力・高機能を目指した新アーキテクチャ))
- モジュールの電圧/周波数を動的に制御したH.264/MPEG-4 Audio/Visual Codec LSI(VLSI一般(ISSCC2005特集))
- Bitline/Plateline Reference-Level-Precharge Scheme for High-Density ChainFeRAM(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- メモリセルトランジスタのシュリンクに適したDRAM array architecture
- 基板電位オーバーバイアス方式を用いた0.5V動作サブ0.1um高速低消費電力技術
- 基板電位オーバーバイアス方式を用いた0.5V動作サブ0.1um高速低消費電力技術
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
- SOIを用いた0.5V動作CMOSロジックの設計法
- SOIを用いた0.5V動作CMOSロジックの設計法
- Chain FeRAM技術概要とScalingに適したShield-Bitline-Overdrive技術(新材料メモリ,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
- フラッシュランプを用いた新しいPZT膜結晶化技術
- CT-1-1 エマージングメモリの最新技術動向(CT-1.エマージングメモリと3次元集積メモリ,チュートリアルセッション,ソサイエティ企画)
- 可変リファレンス回路とダブルワード線パルス回路を搭載した3V動作1T1C型1Mビット強誘電体メモリ
- 新不揮発性メモリChainFeRAM (特集2 モバイル・ネットワーク時代のメモリLSI--ネットワーク機器の実現に,多様な製品でこたえる)
- 2層Al配線を用いた1Mビット強誘電体メモリー技術
- 半導体分野におけるろう付技術(最近のろう付技術)
- AlNと薄膜金属の高温アニールにおける反応
- 完全空乏型SOI MOSFETにおけるSOI膜厚変動によるしきい値ばらつきの抑制構造
- 招待講演 NAND Flashメモリ高性能化の技術動向とNAND Flashプロセスでの混載DRAM技術 (集積回路)
- 64MビットDRAM基礎技術 (集積回路)
- NAND Flashメモリ高性能化の技術動向とNAND Flashプロセスでの混載DRAM技術(不揮発性メモリ,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- 時間領域アナログ&デジタル混成信号処理技術を用いたLDPC復号回路(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 時間領域アナログ&デジタル混成信号処理技術を用いたLDPC復号回路(低電圧/低消費電力技術,新デバイス・回路とその応用)