モジュールの電圧/周波数を動的に制御したH.264/MPEG-4 Audio/Visual Codec LSI(VLSI一般(ISSCC2005特集))
スポンサーリンク
概要
- 論文の詳細を見る
モジュールの電圧/周波数を動的に下げるアーキテクチャを有する低消費電力のH.264/MPEG-4映像・音声・通信統合LSIを90nm 6層メタルCMOS技術で開発した。電圧/周波数は、動的なスキュー補正システムやslew rate制御を行ったオンチップ電圧レギュレーターで制御されている。H.264ベースラインプロファイルレベル1.2QVGA(320×24の毎秒15フレームのビデオストリームとMPEG-4 AACLCデコード時の消費電力は63mWである。
- 社団法人電子情報通信学会の論文
- 2005-05-19
著者
-
白武 慎一郎
株式会社東芝セミコンダクター社半導体研究開発センター
-
高橋 真史
東芝セミコンダクター社・通信SoC技術部
-
高橋 真史
(株)東芝システムlsi第一事業部
-
西川 剛志
(株)東芝システムlsi第一事業部
-
西川 剛志
東芝セミコンダクター社
-
藤吉 敏英
東芝セミコンダクター社
-
北庄 良行
東芝セミコンダクター社
-
藤田 哲也
東芝セミコンダクター社
-
藤田 哲也
(株)東芝soc研究開発センター
-
羽鳥 文敏
株式会社東芝soc研究開発センター
-
濱田 基嗣
(株)東芝SoC研究開発センター
-
原 浩幸
(株)東芝SoC研究開発センター
-
島澤 貴美
(株)東芝SoC研究開発センター
-
河邉 直之
(株)東芝システムLSI第一事業部
-
北原 健
(株)東芝システムLSI第一事業部
-
白武 慎一郎
東芝セミコンダクター社
-
濱田 基嗣
東芝セミコンダクター社
-
原 浩幸
東芝セミコンダクター社
-
羽鳥 文敏
東芝セミコンダクター社
-
島澤 貴美
東芝セミコンダクター社
-
村方 正美
東芝セミコンダクター社
-
南 文裕
東芝セミコンダクター社
-
河邉 直之
東芝セミコンダクター社
-
北原 健
東芝セミコンダクター社
-
大脇 幸人
東芝セミコンダクター社
-
大脇 幸人
(株)東芝soc研究開発センター
-
大脇 幸人
(株)東芝 セミコンダクター社
-
原 浩幸
(株)東芝マイクロエレクトロニクス技術研究所
-
濱田 基嗣
東芝 Soc研究開発セ
-
南 文裕
(株)半導体理工学研究センター(STARC)
-
村方 正美
(株)東芝半導体設計・評価技術セター
-
高橋 真史
東芝セミコンダクター社
関連論文
- FeRAMの概要と1.6GB/s DDR2 128Mb Chain FeRAM_[○!R](メモリ技術)
- 低電力BluetoothシングルチップLSI : 回路/無線アーキテクチャ/システムレベルの最適化(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 1.5MHz-IF受信方式および直接変調送信方式によるシングルチップCMOS Bluetoothトランシーバ(VSLI一般(ISSCC'03関連特集))
- 積層型CCDセンサのランダム雑音の解析(固体撮像とその関連技術)
- 大容量Chain-FeRAM用高信頼微細キャパシタプロセス技術(不揮発性メモリ及び関連プロセス一般)
- 新メモリとSOC、今何をすべきか? : 混載メモリの課題と展望(新メモリ技術とシステムLSI)
- Bitline/Plateline Reference-Level-Precharge Scheme for High-Density ChainFeRAM(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- A 32Mb Chain FeRAM with Segment Stitch Array Architecture
- 8Mb Chain Ferroelectric Memory〔和文〕 (特集 メモリ・混載メモリ及びIC一般)
- 1トランジスタ/1キャパシタ型及びGAINセル型Chain FRAMの設計法
- 高速不揮発性メモリChain FRAMの設計法
- 高速、高密度Chain FRAMの設計
- 大容量・高バンド幅DRAMを実現する電源ノイズ低減法
- クロスポイント型セルに対応した2層ビット線構造をもつDRAM array
- 低消費電力DRAMを実現する1/4 Vccビット線振幅方式
- SGTトランジスタを用いたギガビットDRAMの設計
- 超低スタンドバイ電流DRAMの検討
- 電圧制御手法を導入した低消費電力MPEG4圧縮伸長LSI
- MPEG4動画像コーデックLSIの開発
- A 160mW, 80nA Standby, MPEG-4 Audiovisual LSI with 16Mb Embedded DRAM and a 5GOPS Adaptive Post Filter(VSLI一般(ISSCC'03関連特集))
- 32bit RISC CPUコアを内蔵したIEEE 802.11a準拠1チップMAC/PHYプロセッサ(VSLI一般(ISSCC'03関連特集))
- 完全空乏型SOI MOSFETにおけるSOI膜厚変動によるしきい値ばらつきの抑制構造
- NAND型DRAMにおける折り返しビット線方式の検討
- NAND型セルを用いた256Mb DRAM
- 基板電位オーバーバイアス方式を用いた0.5V動作サブ0.1um高速低消費電力技術
- コンディショナルクロッキングF/Fの低電力H.264/MPEG-4オーディオ/ビデオコーデックへの応用(回路技術(一般, 超高速・低電力・高機能を目指した新アーキテクチャ))
- モジュールの電圧/周波数を動的に制御したH.264/MPEG-4 Audio/Visual Codec LSI(VLSI一般(ISSCC2005特集))
- A 160mW, 80nA Standby, MPEG-4 Audiovisual LSI with 16Mb Embedded DRAM and a 5GOPS Adaptive Post Filter(VSLI一般(ISSCC'03関連特集))
- MPEG-4 LSIにおけるシステムLSI技術 (特集2 モバイル・情報家電を支えるシステムLSI--携帯機器,家庭用機器の新機能を実現するために)
- ED2000-121 / SDM2000-103 / ICD2000-57 16Mbit DRAM混載MPEG-4テレビ電話LSI
- 技術読物 ISSCC2000の最新デバイスハイライト(2)(ISSCC2000詳報)MPEG-4テレビ電話用システムLSIの開発
- A 160mW, 80nA Standby, MPEG-4 Audiovisual LSI with 16Mb Embedded DRAM and a 5GOPS Adaptive Post Filter(VSLI一般(ISSCC'03関連特集))
- A 160mW, 80nA Standby, MPEG-4 Audiovisual LSI with 16Mb Embedded DRAM and a 5GOPS Adaptive Post Filter(VSLI一般(ISSCC'03関連特集))
- Bitline/Plateline Reference-Level-Precharge Scheme for High-Density ChainFeRAM(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- ED2000-121 / SDM2000-103 / ICD2000-57 16Mbit DRAM混載MPEG-4テレビ電話LSI
- ED2000-121 / SDM2000-103 / ICD2000-57 16Mbit DRAM混載MPEG-4テレビ電話LSI
- 可変電源電圧供給方式と2電源化方式を組み合わせた低電力技術におけるトップダウン設計手法
- 可変電源電圧供給方式と2電源化方式を組み合わせた低電力技術におけるトップダウン設計手法
- 電圧制御手法を導入した低消費電力MPEG4圧縮伸長LSI
- 電圧制御手法を導入した低消費電力MPEG4圧縮伸長LSI
- 低電力BluetoothシングルチップLSI : 回路/無線アーキテクチャ/システムレベルの最適化(VLSI回路,デバイス技術(高速,低電圧,低電力))
- CMOS LC-VCOの位相雑音最小化(プロセッサ, DSP, 画像処理技術及び一般)
- CMOS LC-VCOの位相雑音最小化(プロセッサ, DSP, 画像処理技術及び一般)
- CMOS LC-VCOの位相雑音最小化(プロセッサ, DSP, 画像処理技術及び一般)
- CMOS LC-VCOの位相雑音最小化(プロセッサ, DSP, 画像処理技術及び一般)
- ディジタルI/Qミスマッチ補正回路を搭載したLow-IF方式シングルチップCMOS Bluetooth-EDR送信機(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- ディジタルI/Qミスマッチ補正回路を搭載したLow-IF方式シングルチップCMOS Bluetooth-EDR送信機(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- ゲートリークの救世主、それはHigh-k!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- ゲートリークの救世主、それはHigh-k!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 可変電源電圧(VS)方式による300MIPS/W VTCMOS RISCプロセッサ
- 可変電源電圧(VS)方式による300MIPS/W VTCMOS RISCプロセッサ
- 可変電源電圧(VS)方式による300MIPS/W VTCMOS RISCプロセッサ
- 可変閾値(VT)方式による0.9V 150MHz 10mW二次元離散コサイン変換プロセッサ
- A 0.9V 150MHz 10mW 4mm^2 2-D Discrete Cosine Transform Core Processor with Variable Threshold-Voltage (VT) Scheme
- CMOS回路の低電圧化はどうすすめるべきか(VLSI回路,デバイス技術(高速,低電圧,低電力))
- CMOS回路の低電圧化はどうすすめるべきか(VLSI回路,デバイス技術(高速,低電圧,低電力))
- スピードを維持した50%省電力化回路
- スピードを維持した50%省電力化回路
- クロストーク遅延予防のための詳細配線制約生成手法(VLSIの設計/検証/テスト及び一般配置配線)
- クロストーク遅延予防のための詳細配線制約生成手法(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- クロストーク遅延予防のための詳細配線制約生成手法(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- クロストーク遅延予防のための詳細配線制約生成手法
- 多段ゲーティング制御におけるクロックツリー合成手法
- 多段ゲーティング制御におけるクロックツリー合成手法
- 多段ゲーティング制御におけるクロックツリー合成手法
- 多震源/多しきい値電圧LSIにおける最適な組合せに関する検討 (「VLSI一般」)
- ED2000-122 / SDM2000-104 / ICD2000-58 MPEG-4テレビ電話用LSIの音声/オーディオ処理部
- ED2000-122 / SDM2000-104 / ICD2000-58 MPEG-4テレビ電話用LSIの音声/オーディオ処理部
- ED2000-122 / SDM2000-104 / ICD2000-58 MPEG-4テレビ電話用LSIの音声/オーディオ処理部
- MPEG4マルチメディア通信コア技術の開発と実現 (特集1:モバイルコンピュ-ティング--本格化するモバイルコンピュ-ティング)
- A-3-3 高速信号伝送用の線路形状最適化
- STARCにおける物理設計技術開発の課題と活動
- STARCにおける物理設計技術開発の課題と活動
- 高速・低スタンバイリークを実現する Selective MT 手法の提案
- 高速・低スタンバイリークを実現する Selective MT 手法の提案
- RISCパイプラインアーキテクチャの性能評価シミュレーション
- ED2000-123 / SDM2000-105 / ICD2000-59 携帯情報端末(IMT-2000等)用MPEG4-LSI技術
- ED2000-123 / SDM2000-105 / ICD2000-59 携帯情報端末(IMT-2000等)用MPEG4-LSI技術
- ED2000-123 / SDM2000-105 / ICD2000-59 携帯情報端末(IMT-2000等)用MPEG4-LSI技術
- 高性能 VLSI のクロック配線方式
- データ線共有方式による差動インターフェースの転送効率改善 (「VLSI一般」)
- 1.2V動作可能な中心周波数可変複素バンドパスフィルタ(回路技術(一般, 超高速・低電力・高機能を目指した新アーキテクチャ))
- 予想配線長算出方法
- メディアプロセッサ向け350MHz動作 時分割多重8ポートSRAMとワード長可変乗算器
- マルチメディアLSIに適した専用メモリマクロの設計手法とMPEG2デコーダへの応用
- マルチメディアLSIに適した専用メモリマクロの設計手法とMPEG2デコーダへの応用
- センスアンプーフリップフロップを用いた200MHzを画像圧縮/伸張マクロセル : VLD, DCT/IDCT Macrocell using SA-F/F
- PA-1 ディープサブミクロンを拓く回路理論の課題
- 多電源を用いた低消費電力化設計手法 (電子システムの設計技術と設計自動化)
- 多電源を用いた低消費電力化設計手法のメディア・プロセッサーへの適用
- LSIの微細化に伴うフィジカル・シンセシスの重要性と実施例
- LSIの微細化に伴うフィジカル・シンセシスの重要性と実施例
- クロックによる2回アクセスのアキミュレータを用いた2次元IDCTマクロセル
- セル置換とバッファ挿入による低消費電力化手法
- 高性能ASICのレイアウト技術 (ULSI CAD)
- 4.携帯電話用マルチメディアSoCの開発(モバイル社会を支える先端技術 : 小型化と使いやすさを極める)
- クロストーク遅延予防のための詳細配線制約生成手法(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- LSI内のクロック分配CAD技術
- ディレイ・スキュー最小化のための線幅最適化クロック配線手法
- 小面積 Bluetooth 用トランシーバの設計