ディレイ・スキュー最小化のための線幅最適化クロック配線手法
スポンサーリンク
概要
- 論文の詳細を見る
スキューゼロの制約条件下で、配線幅を最適化することによってディレイを最小化するクロック配線手法を提案する。提案する最適化アルゴリズムは、ディレイ減少処理とスキュー調整処理から構成されている。最適解を得る収束速度は速く、通常2〜3回の繰り返しで収束する。計算機実験において、提案アルゴリズムによって、ほとんどゼロのスキューでかつ標準配線幅のみによる結果に比べてディレイを最大70%削減できることが確認された。
- 社団法人電子情報通信学会の論文
- 1993-05-20
著者
-
南 文裕
東芝セミコンダクター社
-
小島 直仁
株式会社東芝半導体設計・評価技術センター
-
南 文裕
株式会社東芝半導体事業本部
-
高野 みどり
東芝ULSI研究所
-
南 文裕
東芝ULSI研究所
-
小島 直仁
東芝ULSI研究所
-
三橋 隆
東芝ULSI研究所
-
三橋 隆
東芝
-
三橋 隆
(株)東芝 半導体設計・評価技術センター
-
高野 みどり
株式会社東芝半導体事業本部
関連論文
- パネル討論 : 設計/CAD技術はディープサブミクロン時代の挑戦に耐えられるか
- モジュールの電圧/周波数を動的に制御したH.264/MPEG-4 Audio/Visual Codec LSI(VLSI一般(ISSCC2005特集))
- クロストーク遅延予防のための詳細配線制約生成手法(VLSIの設計/検証/テスト及び一般配置配線)
- クロストーク遅延予防のための詳細配線制約生成手法(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- クロストーク遅延予防のための詳細配線制約生成手法(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- クロストーク遅延予防のための詳細配線制約生成手法
- 多段ゲーティング制御におけるクロックツリー合成手法
- 多段ゲーティング制御におけるクロックツリー合成手法
- 多段ゲーティング制御におけるクロックツリー合成手法
- A-3-3 高速信号伝送用の線路形状最適化
- STARCにおける物理設計技術開発の課題と活動
- STARCにおける物理設計技術開発の課題と活動
- 高性能 VLSI のクロック配線方式
- 貫通電流を考慮するトランジスタサイジング手法
- 貫通電流を考慮するトランジスタサイジング手法
- 予想配線長算出方法
- レイアウトを考慮したファンアウト分解手法
- PA-1 ディープサブミクロンを拓く回路理論の課題
- 多電源を用いた低消費電力化設計手法 (電子システムの設計技術と設計自動化)
- 多電源を用いた低消費電力化設計手法のメディア・プロセッサーへの適用
- ULSI設計用CADシステム (ULSI基盤技術)
- セル置換とバッファ挿入による低消費電力化手法
- 高性能ASICのレイアウト技術 (ULSI CAD)
- 配線プログラムに適した新データ構造の評価
- クロストーク遅延予防のための詳細配線制約生成手法(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- LSI内のクロック分配CAD技術
- ディレイ・スキュー最小化のための線幅最適化クロック配線手法
- 信号間相関を考慮した確率的消費電力見積方法