RISCパイプラインアーキテクチャの性能評価シミュレーション
スポンサーリンク
概要
- 論文の詳細を見る
高速RISCパイプラインアーキテクチャの性能を,ベンチマークにSPECint92を用い,シミュレーションにより評価した.動作周波数を2GHzに想定した15段パイプラインモデルで,4段パイプラインモデル(50MHz動作)の10〜14倍,R4000モデル(200MHz動作)の4〜5倍の性能を得た.2GHzモデルでは総実行クロック数に対し,パイプライン段数の増加に伴うデータ依存に因るストールクロックが44%,遅延スロット中のNOP命令が30%を占め,動作周波数に見合う性能が出なかった.更に性能を上げるためには,これらを抑えるコンパイラの最適化機能の強化が必須である.
- 社団法人電子情報通信学会の論文
- 1995-04-27
著者
-
高橋 真史
(株)東芝システムlsi第一事業部
-
高橋 真史
東芝研究開発センター
-
金子 栄美
東芝研究開発センター
-
田胡 治之
株式会社東芝研究開発センター
-
金子 栄美
(株)東芝研究開発センター
-
田胡 治之
(株)東芝研究開発センター
-
田胡 治之
(株)東芝半導体デバイス技術研究所
-
田胡 治之
(株)東芝セミコンダクター社
関連論文
- 電圧制御手法を導入した低消費電力MPEG4圧縮伸長LSI
- MPEG4動画像コーデックLSIの開発
- A 160mW, 80nA Standby, MPEG-4 Audiovisual LSI with 16Mb Embedded DRAM and a 5GOPS Adaptive Post Filter(VSLI一般(ISSCC'03関連特集))
- コンディショナルクロッキングF/Fの低電力H.264/MPEG-4オーディオ/ビデオコーデックへの応用(回路技術(一般, 超高速・低電力・高機能を目指した新アーキテクチャ))
- モジュールの電圧/周波数を動的に制御したH.264/MPEG-4 Audio/Visual Codec LSI(VLSI一般(ISSCC2005特集))
- MPEG-4 LSIにおけるシステムLSI技術 (特集2 モバイル・情報家電を支えるシステムLSI--携帯機器,家庭用機器の新機能を実現するために)
- ED2000-121 / SDM2000-103 / ICD2000-57 16Mbit DRAM混載MPEG-4テレビ電話LSI
- ED2000-121 / SDM2000-103 / ICD2000-57 16Mbit DRAM混載MPEG-4テレビ電話LSI
- ED2000-121 / SDM2000-103 / ICD2000-57 16Mbit DRAM混載MPEG-4テレビ電話LSI
- 可変電源電圧供給方式と2電源化方式を組み合わせた低電力技術におけるトップダウン設計手法