高速プロセッサ向けプリフェッチ機構付きキャッシュメモリの性能評価
スポンサーリンク
概要
- 論文の詳細を見る
高速プロセッサ(250MHz〜)+高速DRAM(Rambus等)で,大規模配列演算を高速に実行するために,オンチップ・プリチェッチ・バッファを用いたプリチェッチ付きキャッシュメモリのシミュレーションを行った.高速化率,最適なキャッシュ構成は,応用問題のアクセス形態に依存するが,プリフェッチを行うことによって,1.2〜1.8倍の高速化が得られた.
- 社団法人電子情報通信学会の論文
- 1994-01-25
著者
関連論文
- パストランジスタ回路の検討 : 高速加減算器への適用
- オンチップマルチプロセッサのキャッシュメモリ制御方式
- オンチップマルチプロセッサのアーキテクチャ検討
- OpenGLベースRadiosity法CG生成の並列化検討
- イオン注入シミュレータ並列化による並列プロセッサアーキテクチャの定量的評価
- 高速プロセッサ向けプリフェッチ機構付きキャッシュメモリの性能評価
- RISCパイプラインアーキテクチャの性能評価シミュレーション
- 性能低下ゼロを目指した耐過渡故障マイクロプロセッサ(ネットワークストレージシステム及び一般)
- 超並列プロセッサ向けルーティング方式の定量的検討