オンチップマルチプロセッサのキャッシュメモリ制御方式
スポンサーリンク
概要
- 論文の詳細を見る
500MHz以上の動作クロック周波数を想定した高性能オンチップマルチプロセッサのキャッシュメモリ制御方式を提案する.すべてのキャッシュタグメモリに常にアクセスできる集中制御回路を導入し,共有バスを介したデータ転送に要する時間を短縮する.また,外部共有メモリへのアクセスを低減するコヒーレンスプロトコルを可能とする.さらに,シミュレーションによる性能評価を行い,提案するアーキテクチャの有効性を実証する.
- 社団法人電子情報通信学会の論文
- 1996-04-25
著者
関連論文
- 非同期回路を用いた高速除算/平方根演算器の設計 (非同期式回路/システム設計論文小特集)
- 500MHz 1ステージ32-bit ALU及びオンチップテスト回路 : パストランジスタマルチプレクサの最適化
- オンチップマルチプロセッサのキャッシュメモリ制御方式
- オンチップマルチプロセッサのアーキテクチャ検討
- OpenGLベースRadiosity法CG生成の並列化検討
- イオン注入シミュレータ並列化による並列プロセッサアーキテクチャの定量的評価
- 高速プロセッサ向けプリフェッチ機構付きキャッシュメモリの性能評価
- RISCパイプラインアーキテクチャの性能評価シミュレーション
- 超並列プロセッサ向けルーティング方式の定量的検討