超並列プロセッサ向けルーティング方式の定量的検討
スポンサーリンク
概要
- 論文の詳細を見る
ネットワークを介してメッセージの通信を行う分散メモリ型並列プロセッサでは、小レイテンシで高スループットなルーティング方式が要求される.小レイテンシのルーティング方式にワームホールルーティングがあるが、(1)デッドロックの発生、(2)低いスループットという問題がある.今回私達は、デッドロック回避とスループットの向上を同時に満足するルーティング方式を検討し、シミュレーションによりその効果を確認した.
- 一般社団法人情報処理学会の論文
- 1993-03-01
著者
-
吉田 尊
東芝研究開発センター
-
高橋 真史
株式会社東芝
-
高橋 真史
東芝研究開発センター
-
藤井 洋重
株式会社東芝
-
佐藤 寿愉
株式会社東芝 研究開発センター
-
吉田 尊
株式会社東芝 研究開発センター
-
藤井 洋重
株式会社東芝 研究開発センター
関連論文
- 電圧制御手法を導入した低消費電力MPEG4圧縮伸長LSI
- MPEG4動画像コーデックLSIの開発
- ED2000-121 / SDM2000-103 / ICD2000-57 16Mbit DRAM混載MPEG-4テレビ電話LSI
- ED2000-121 / SDM2000-103 / ICD2000-57 16Mbit DRAM混載MPEG-4テレビ電話LSI
- 可変電源電圧供給方式と2電源化方式を組み合わせた低電力技術におけるトップダウン設計手法
- 可変電源電圧供給方式と2電源化方式を組み合わせた低電力技術におけるトップダウン設計手法
- 電圧制御手法を導入した低消費電力MPEG4圧縮伸長LSI
- 電圧制御手法を導入した低消費電力MPEG4圧縮伸長LSI
- ED2000-122 / SDM2000-104 / ICD2000-58 MPEG-4テレビ電話用LSIの音声/オーディオ処理部
- ED2000-122 / SDM2000-104 / ICD2000-58 MPEG-4テレビ電話用LSIの音声/オーディオ処理部
- パストランジスタ回路の検討 : 高速加減算器への適用
- オンチップマルチプロセッサのキャッシュメモリ制御方式
- オンチップマルチプロセッサのアーキテクチャ検討
- OpenGLベースRadiosity法CG生成の並列化検討
- イオン注入シミュレータ並列化による並列プロセッサアーキテクチャの定量的評価
- 高速プロセッサ向けプリフェッチ機構付きキャッシュメモリの性能評価
- RISCパイプラインアーキテクチャの性能評価シミュレーション
- 低振幅クロックで動作可能な低消費電力フリップフロップ
- LSIの微細化に伴うフィジカル・シンセシスの重要性と実施例
- LSIの微細化に伴うフィジカル・シンセシスの重要性と実施例
- TA-2-2 低消費電力モバイル・マルチメディアSoC開発
- 超並列プロセッサ向けルーティング方式の定量的検討
- C-12-12 PD-SOI CMOSを用いたボディ入力型SCL回路の解析