オンチップマルチプロセッサのアーキテクチャ検討
スポンサーリンク
概要
- 論文の詳細を見る
マルチメディア用途に,500MHz以上の動作クロック周波数を想定したオンチップマルチプロセッサアーキテクチャを検討した.高速バス制御機構とキャッシュコヒーレンス制御により,共有バスの占有時間を低減し,外部へのメモリアクセスを可能な限り抑える.ラジオシティプログラムを用いたシミュレーションでは,ボード上にマイクロプロセッサで構成した従来のマルチプロセッサモデルの約2倍の性能が得られた.4プロセッサモデルで,共有バスでのオーバーヘッドは,12%程度に抑えられた.
- 社団法人電子情報通信学会の論文
- 1995-04-27
著者
-
高橋 真史
株式会社東芝
-
高橋 真史
東芝研究開発センター
-
鈴木 清吾
(株)東芝システムLSI技術研究所
-
高野 裕之
東芝研究開発センター
-
高野 裕之
株式会社東芝研究開発センター
-
鈴木 清吾
株式会社東芝研究開発センター
-
田胡 治之
株式会社東芝研究開発センター
-
田胡 治之
株式会社東芝 セミコンダクタカンパニー システムlsi開発センター
-
鈴木 清吾
株式会社東芝 半導体システム技術センター開発技術部
関連論文
- 電圧制御手法を導入した低消費電力MPEG4圧縮伸長LSI
- MPEG4動画像コーデックLSIの開発
- ED2000-121 / SDM2000-103 / ICD2000-57 16Mbit DRAM混載MPEG-4テレビ電話LSI
- ED2000-121 / SDM2000-103 / ICD2000-57 16Mbit DRAM混載MPEG-4テレビ電話LSI
- 可変電源電圧供給方式と2電源化方式を組み合わせた低電力技術におけるトップダウン設計手法
- 可変電源電圧供給方式と2電源化方式を組み合わせた低電力技術におけるトップダウン設計手法
- 電圧制御手法を導入した低消費電力MPEG4圧縮伸長LSI
- 電圧制御手法を導入した低消費電力MPEG4圧縮伸長LSI
- ED2000-122 / SDM2000-104 / ICD2000-58 MPEG-4テレビ電話用LSIの音声/オーディオ処理部
- ED2000-122 / SDM2000-104 / ICD2000-58 MPEG-4テレビ電話用LSIの音声/オーディオ処理部
- 非同期回路を用いた高速除算/平方根演算器の設計 (非同期式回路/システム設計論文小特集)
- 500MHz 1ステージ32-bit ALU及びオンチップテスト回路 : パストランジスタマルチプレクサの最適化
- パストランジスタ回路の検討 : 高速加減算器への適用
- オンチップマルチプロセッサのキャッシュメモリ制御方式
- オンチップマルチプロセッサのアーキテクチャ検討
- OpenGLベースRadiosity法CG生成の並列化検討
- イオン注入シミュレータ並列化による並列プロセッサアーキテクチャの定量的評価
- 高速プロセッサ向けプリフェッチ機構付きキャッシュメモリの性能評価
- RISCパイプラインアーキテクチャの性能評価シミュレーション
- 2-2 ゲーム分野への画像処理応用(2.21世紀への展望)(20世紀の画像・映像処理応用と21世紀への期待と課題)
- アーキテクチャレベル消費電力見積りシミュレータの開発
- アーキテクチャレベル消費電力見積りシミュレータの開発
- LSIの微細化に伴うフィジカル・シンセシスの重要性と実施例
- LSIの微細化に伴うフィジカル・シンセシスの重要性と実施例
- TA-2-2 低消費電力モバイル・マルチメディアSoC開発
- 超並列プロセッサ向けルーティング方式の定量的検討
- ISSCC'87レポート