アーキテクチャレベル消費電力見積りシミュレータの開発

スポンサーリンク

概要

• 論文の詳細を見る

• アーキテクチャレベルで消費電力の見積りを行うことができるシミュレータESP (Early design Stage Power and performance simulator)を開発した。実際のアプリケーションプログラムを実行することで、消費電力や実行クロック数などを求めることができる。低消費電力RISCプロセッサの開発に適用し、消費電力の削減を確認した。また、ゲートレベルでのシミュレーション結果、および開発されたRISCプロセッサの測定結果と比較し、ESPの見積り精度はアーキテクチャ設計工程において十分であることが確認できた。

• 社団法人電子情報通信学会の論文
• 1995-12-14

著者

• 佐藤 寿倫

  株式会社東芝セミコンダクター社マイクロエレクトロニクス技術研究所

• 佐藤 寿倫

  株式会社東芝ulsi研究所

• 田胡 治之

  株式会社東芝研究開発センター

• 田胡 治之

  株式会社東芝半導体デバイス技術研究所

• 田胡 治之

  株式会社東芝 セミコンダクタカンパニー システムlsi開発センター

• 大田黒 幸夫

  株式会社東芝半導体デバイス技術研究所

• 永松 正人

  株式会社東芝半導体デバイス技術研究所

• 永松 正人

  株式会社東芝.半導体デバイス技術研究所.システムulsi技術開発部

関連論文

• タイミング制約違反を利用する設計手法とコ・シミュレーション環境による評価(回路・設計手法)
• 負荷変動に瞬時適応可能なマルチパフォーマンスプロセッサの設計と評価(マルチコア・マルチプロセッサ,組込技術とネットワークに関するワークショップETNET2008)
• タイミングエラーの予報を目的とするカナリアFFの挿入位置限定(ディペンダブル設計,デザインガイア2008-VLSI設計の新しい大地)
• タイミングエラーの予報を目的とするカナリアFFの挿入位置限定(ディペンダブル設計,デザインガイア2008-VLSI設計の新しい大地)
• 300MIPS 300MFLOPS4命令同時実行のCMOSスーパースカラ型マイクロプロセッサ
• 負荷変動に瞬時適応可能なマルチパフォーマンスプロセッサの設計と評価(マルチコア・マルチプロセッサ,組込技術とネットワークに関するワークショップETNET2008)
• 負荷変動に瞬時適応可能なマルチパフォーマンスプロセッサの設計と評価(マルチコア・マルチプロセッサ,組込技術とネットワークに関するワークショップETNET2008)
• 負荷変動に瞬時適応可能なマルチパフォーマンスプロセッサの設計と評価(マルチコア・マルチプロセッサ,組込技術とネットワークに関するワークショップETNET2008)
• 500MHz 1ステージ32-bit ALU及びオンチップテスト回路 : パストランジスタマルチプレクサの最適化
• パストランジスタ回路の検討 : 高速加減算器への適用
• オンチップマルチプロセッサのアーキテクチャ検討
• RISCパイプラインアーキテクチャの性能評価シミュレーション
• 2-2 ゲーム分野への画像処理応用(2.21世紀への展望)(20世紀の画像・映像処理応用と21世紀への期待と課題)
• アーキテクチャレベル消費電力見積りシミュレータの開発
• アーキテクチャレベル消費電力見積りシミュレータの開発
• パネル討論「ポストVLIW時代のマイクロプロセッサ像」
• 高性能低消費電力プロセッサR3900 (半導体デバイス)
• データ投機実行のための命令再発行機構と命令スケジューリング機構の分割
• 2ポップアドレス名前替えを用いたロード命令の投機的実行 (並列処理)
• 命令再発行機構によるデータアドレス予測に基づく投機実行の効果改善 (並列処理)
• 2レベル適応型分岐予測機構のパターン履歴表におけるタグの影響
• 基本ブロックの動的再配置による命令フェッチ幅の向上
• ロード・ストアアドレスの早期生成によるデータ依存解消手法
• タイミングエラーの予報を目的とするカナリアFFの挿入位置限定(ディペンダブル設計,デザインガイア2008-VLSI設計の新しい大地-)
• 信頼性と性能のトレードオフ評価指標の提案とそのマルチコアプロセッサへの適用(プロセッサ,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
• 信頼性と性能のトレードオフ評価指標の提案とそのマルチコアプロセッサへの適用(プロセッサ,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
• 性能・消費電力・信頼性の間のトレードオフを考慮出来るマルチ・クラスタ型コア・プロセッサ(コンピュータシステム技術,先端的コンピュータシステム技術及び一般)
• カナリア・フリップフロップを利用するDVS方式の改良(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
• カナリア・フリップフロップを利用するDVS方式の改良(低消費電力化技術(1),集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
• データの重要度を利用したキャッシュメモリの省電力化(プロセッサアーキテクチャ)
• 省エネルギー指向マルチコアプロセッサにおける値予測機構の影響(低消費電力)
• 省エネルギー指向マルチコアプロセッサにおける値予測機構の影響(低消費電力)
• 省エネルギー指向マルチコアプロセッサにおける値予測機構の影響
• キャッシュ非共有型マルチコアプロセッサにおけるキャッシュの性能改善に関する研究(プロセッサ高性能化・並列処理技術,わくわくする先端的コンピュータシステム技術と一般)
• 64ビットCMOSスーパースケーラーマイクロプロセッサ
• 150MIPS/W組み込み用CMOS RISCプロセッサ
• キャッシュミス情報を利用する省電力命令スケジューリング(VLSIシステム)
• 冗長化FF置き換え方式による高信頼性VLSI設計の自動化(信頼性,システムオンシリコンを支える設計技術)

もっと見る 閉じる

スポンサーリンク