負荷変動に瞬時適応可能なマルチパフォーマンスプロセッサの設計と評価(マルチコア・マルチプロセッサ,組込技術とネットワークに関するワークショップETNET2008)
スポンサーリンク
概要
- 論文の詳細を見る
動的可変電圧プロセッサ(以下DVSプロセッサ)の代用となるマルチパフォーマンスプロセッサについて述べる.マルチパフォーマンスプロセッサはプロセッサコア内に複数のPE (Processing Element)コアと連想度を動的に変更可能なキャッシュメモリを搭載する.PEコアはすべて同じ命令セットアーキテクチャを持つが消費エネルギーと動作性能が異なる.アプリケーションの負荷に応じて適応的に一つのPEコアとキャッシュメモリの連想度を選択することによりピーク性能を保ちつつプログラム実行に必要なエネルギー消費を削減することが出来る.PEコアの切り替えは約1μ秒で行うことが出来る.本稿では,商用の90nmプロセスを利用して設計したマルチパフォーマンスプロセッサの実現例を紹介しその評価結果を報告する.
- 一般社団法人情報処理学会の論文
- 2008-03-27
著者
-
石原 亨
九州大学システムLSI研究センター
-
山口 聖貴
九州大学大学院システム情報科学府
-
国武 勇次
九州工業大学情報工学研究科情報科学専攻
-
佐藤 寿倫
九州大学システムLSI研究センター
-
石飛 百合子
九州大学大学院システム情報科学府
-
佐藤 寿倫
九州大学システムlsi センター
-
佐藤 寿倫
株式会社東芝セミコンダクター社マイクロエレクトロニクス技術研究所
-
山口 誠一朗
九州大学大学院システム情報科学府
-
大山 裕一郎
九州大学大学院システム情報科学府
-
松村 忠幸
九州大学大学院システム情報科学府
-
李 東勲
九州大学大学院システム情報科学府
-
金田 裕介
九州大学工学部
-
舟木 敏正
九州工業大学院情報工学研究科
-
室山 真徳
九州大学システムLSI研究センター
-
国武 勇次
九州工業大学院情報工学研究科
-
山口 聖貴
九州大学大学院 システム情報科学府
関連論文
- 省エネルギー技術立国日本を目指して(平成21年度長尾真記念特別賞紹介)
- Non-uniform Selective Way Cacheの動的制御による組込みプロセッサの省エネルギー化(消費電力,組込技術とネットワークに関するワークショップETNET2009)
- Non-uniform Selective Way Cacheの動的制御による組込みプロセッサの省エネルギー化(省エネ,組込技術とネットワークに関するワークショップETNET2009)
- タイミング制約違反を利用する設計手法とコ・シミュレーション環境による評価(回路・設計手法)
- タイミング違反を利用するマイクロアーキテクチャの演算器における遅延を考慮した評価(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- C-12-9 ゲーテッドフリップフロップの多ビット結合によるレジスタの低電力化(C-12.集積回路,一般セッション)
- 負荷変動に瞬時適応可能なマルチパフォーマンスプロセッサの設計と評価(マルチコア・マルチプロセッサ,組込技術とネットワークに関するワークショップETNET2008)
- 製造後にタイミング補正可能なオンチップバスアーキテクチャ(回路方式,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- 90nm CMOS回路における遅延・電力ばらつきのゲート段数およびゲート幅依存性に関する考察(耐ノイズ・ばらつき設計(1),システムオンシリコン設計技術並びにこれを活用したVLSI)
- 90nmCMOS回路における遅延および電力ばらつきの実測と解析(演算回路・ばらつきの測定,システム設計及び一般)
- AS-2-5 90nm CMOS回路における遅延及び電力ばらつきの実測(AS-2. ASPLA 90nmを用いたVLSIの研究開発,シンポジウム)
- シングルサイクルアクセス可能な二階層キャッシュアーキテクチャ(消費電力,組込技術とネットワークに関するワークショップETNET2009)
- OSから解析可能な無線通信端末の消費電力モデルとその生成手法(消費電力,組込技術とネットワークに関するワークショップETNET2009)
- シングルサイクルアクセス可能な二階層キャッシュアーキテクチャ(省エネ,組込技術とネットワークに関するワークショップETNET2009)
- OSから解析可能な無線通信端末の消費電力モデルとその生成手法(省エネ,組込技術とネットワークに関するワークショップETNET2009)
- Analysis of effects of input arrival time variations on on-chip bus power consumption (VLSI設計技術)
- Analysis of effects of input arrival time variations on on-chip bus power consumption (システムLSI設計技術)
- AI-1-6 ディペンダブルVLSI設計技術への挑戦(AI-1.デイベンダブルVLSIに向けて,依頼シンポジウム,ソサイエティ企画)
- タイミングエラーの予報を目的とするカナリアFFの挿入位置限定(ディペンダブル設計,デザインガイア2008-VLSI設計の新しい大地)
- タイミングエラーの予報を目的とするカナリアFFの挿入位置限定(ディペンダブル設計,デザインガイア2008-VLSI設計の新しい大地)
- 90nm CMOS回路における遅延・電力ばらつきのゲート段数およびゲート幅依存性に関する考察(耐ノイズ・ばらつき設計(1),システムオンシリコン設計技術並びにこれを活用したVLSI)
- 90nmCMOS回路における遅延および電力ばらつきの実測と解析(演算回路・ばらつきの測定,システム設計及び一般)
- 負荷変動に瞬時適応可能なマルチパフォーマンスプロセッサの設計と評価(マルチコア・マルチプロセッサ,組込技術とネットワークに関するワークショップETNET2008)
- 負荷変動に瞬時適応可能なマルチパフォーマンスプロセッサの設計と評価(マルチコア・マルチプロセッサ,組込技術とネットワークに関するワークショップETNET2008)
- 負荷変動に瞬時適応可能なマルチパフォーマンスプロセッサの設計と評価(マルチコア・マルチプロセッサ,組込技術とネットワークに関するワークショップETNET2008)
- マルチタスク組込みアプリケーションの低消費エネルギー化のためのメモリ管理技術(消費電力1,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- 製造後にタイミング補正可能なオンチップバスアーキテクチャ(回路方式,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- マルチタスク組込みアプリケーションの低消費エネルギー化のためのメモリ管理技術(消費電力1,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- 製造後にタイミング補正可能なオンチップバスアーキテクチャ(回路方式,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- マルチタスク組込みアプリケーションの低消費エネルギー化のためのメモリ管理技術(消費電力1,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- AS-3-2 プロセッサベース組込みシステムの省エネルギー化を目的としたコード配置手法(AS-3.低消費電力設計技術とその応用,シンポジウム)
- AS-3-1 プロセスばらつきを考慮したSRAMセルの低消費電力設計手法(AS-3.低消費電力設計技術とその応用,シンポジウム)
- A-3-18 プロセッサベース組込みシステムの低消費電力化を目的としたクロックゲーティング命令に関する検討(A-3.VLSI設計技術,一般講演)
- CMOS回路におけるタイミング歩留り最大化のためのゲートサイジング手法の提案(耐ノイズ・ばらつき設計(1),システムオンシリコン設計技術並びにこれを活用したVLSI)
- CMOS回路におけるタイミング歩留り最大化のためのゲートサイジング手法の提案(耐ノイズ・ばらつき設計(1),システムオンシリコン設計技術並びにこれを活用したVLSI)
- Non-uniform Selective Way Cacheの動的制御による組込みプロセッサの省エネルギー化(消費電力,組込技術とネットワークに関するワークショップETNET2009)
- Non-uniform Selective Way Cacheの動的制御による組込みプロセッサの省エネルギー化(省エネ,組込技術とネットワークに関するワークショップETNET2009)
- シングルサイクルアクセス可能な二階層キャッシュアーキテクチャ(消費電力,組込技術とネットワークに関するワークショップETNET2009)
- シングルサイクルアクセス可能な二階層キャッシュアーキテクチャ(省エネ,組込技術とネットワークに関するワークショップETNET2009)
- OSから解析可能な無線通信端末の消費電力モデルとその生成手法(消費電力,組込技術とネットワークに関するワークショップETNET2009)
- OSから解析可能な無線通信端末の消費電力モデルとその生成手法(省エネ,組込技術とネットワークに関するワークショップETNET2009)
- タイミング歩留まり改善を目的とする演算カスケーディング
- 性能歩留まり改善を目的とする演算器カスケーディングの提案(プロセッサ,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
- 性能歩留まり改善を目的とする演算器カスケーディングの提案(プロセッサ,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
- RC-011 仮想キューによる高性能ハードウエアRTOSの実現(C分野:ハードウェア・アーキテクチャ,査読付き論文)
- プログラムの動作を考慮したコンピュータシステムのソフトエラー数見積もり技術(プロセッサ, DSP, 画像処理技術及び一般)
- プログラムの動作を考慮したコンピュータシステムのソフトエラー数見積もり技術(プロセッサ, DSP, 画像処理技術及び一般)
- プログラムの動作を考慮したコンピュータシステムのソフトエラー数見積もり技術(プロセッサ, DSP, 画像処理技術及び一般)
- プログラムの動作を考慮したコンピュータシステムのソフトエラー数見積もり技術(プロセッサ, DSP, 画像処理技術及び一般)
- アーキテクチャレベル消費電力見積りシミュレータの開発
- アーキテクチャレベル消費電力見積りシミュレータの開発
- 温度を考慮するアーキテクチャの検討のための物理レジスタアクセス頻度の特徴調査(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- 温度を考慮するアーキテクチャの検討のための物理レジスタアクセス頻度の特徴調査(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- データ投機実行のための命令再発行機構と命令スケジューリング機構の分割
- 2ポップアドレス名前替えを用いたロード命令の投機的実行 (並列処理)
- 命令再発行機構によるデータアドレス予測に基づく投機実行の効果改善 (並列処理)
- 2レベル適応型分岐予測機構のパターン履歴表におけるタグの影響
- 基本ブロックの動的再配置による命令フェッチ幅の向上
- タイミングエラーの予報を目的とするカナリアFFの挿入位置限定(ディペンダブル設計,デザインガイア2008-VLSI設計の新しい大地-)
- 信頼性と性能のトレードオフ評価指標の提案とそのマルチコアプロセッサへの適用(プロセッサ,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
- 信頼性と性能のトレードオフ評価指標の提案とそのマルチコアプロセッサへの適用(プロセッサ,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
- 性能・消費電力・信頼性の間のトレードオフを考慮出来るマルチ・クラスタ型コア・プロセッサ(コンピュータシステム技術,先端的コンピュータシステム技術及び一般)
- カナリア・フリップフロップを利用するDVS方式の改良(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- カナリア・フリップフロップを利用するDVS方式の改良(低消費電力化技術(1),集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- データの重要度を利用したキャッシュメモリの省電力化(プロセッサアーキテクチャ)
- 省エネルギー指向マルチコアプロセッサにおける値予測機構の影響(低消費電力)
- 省エネルギー指向マルチコアプロセッサにおける値予測機構の影響(低消費電力)
- 省エネルギー指向マルチコアプロセッサにおける値予測機構の影響
- キャッシュ非共有型マルチコアプロセッサにおけるキャッシュの性能改善に関する研究(プロセッサ高性能化・並列処理技術,わくわくする先端的コンピュータシステム技術と一般)
- ディペンダビリティに配慮する可変レイテンシ演算器のためのスケジューリング方式(マイクロプロセッサ)
- ディペンダビリティに配慮する可変レイテンシ演算器のためのスケジューリング方式(マイクロプロセッサ)
- ディペンダビリティに配慮する可変レイテンシ演算器のためのスケジューリング方式
- 省電力に配慮したスケーラブルな命令ウインドウの提案と評価(省電力アーキテクチャ)
- Android携帯端末アプリケーション向け消費電力プロファイリング手法 (ディペンダブルコンピューティング)
- Android携帯端末アプリケーション向け消費電力プロファイリング手法 (コンピュータシステム)
- ソフトエラーを低減する高信頼性キャッシュメモリのためのタスクスケジューリング(デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- コンピュータシステムにおける信頼性と性能のトレードオフの解析と高信頼性キャッシュアーキテクチャ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- コンピュータシステムにおける信頼性と性能のトレードオフの解析と高信頼性キャッシュアーキテクチャ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- コンピュータシステムにおける信頼性と性能のトレードオフの解析と高信頼性キャッシュアーキテクチャ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- コンピュータシステムにおける信頼性と性能のトレードオフの解析と高信頼性キャッシュアーキテクチャ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- キャッシュミス情報を利用する省電力命令スケジューリング(VLSIシステム)
- オペランドのビット幅を考慮したソフトウェアレベル消費エネルギー削減手法(FPGA・低消費電力設計・システムレベル合成,システム設計及び一般)
- マイクロプロセッサの性能歩留まりを改善する命令コード配置手法(プロセッサ, DSP, 画像処理技術及び一般)
- マイクロプロセッサの性能歩留まりを改善する命令コード配置手法(プロセッサ, DSP, 画像処理技術及び一般)
- マイクロプロセッサの性能歩留まりを改善する命令コード配置手法(プロセッサ, DSP, 画像処理技術及び一般)
- マイクロプロセッサの性能歩留まりを改善する命令コード配置手法(プロセッサ, DSP, 画像処理技術及び一般)
- マイクロプロセッサのエネルギー消費特性抽出とソフトウェアデバッガを用いた消費エネルギー見積もり(組込技術とネットワークに関するワークショップETNET2006)
- マイクロプロセッサのエネルギー消費特性抽出とソフトウェアデバッガを用いた消費エネルギー見積もり(組込技術とネットワークに関するワークショップETNET2006)
- マイクロプロセッサのエネルギー消費特性抽出とソフトウェアデバッガを用いた消費エネルギー見積もり(組込技術とネットワークに関するワークショップETNET2006)
- 組込みプロセッサのエネルギー消費を最小化するコード配置最適化問題のILPモデル(消費電力1,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- 組込みプロセッサのエネルギー消費を最小化するコード配置最適化問題のILPモデル(消費電力1,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- タイミング違反を利用するマイクロアーキテクチャの演算器における遅延を考慮した評価(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- Android携帯端末アプリケーション向け消費電力プロファイリング手法
- Android携帯端末アプリケーション向け消費電力プロファイリング手法
- 組込みプロセッサのエネルギー消費を最小化するコード配置最適化問題のILPモデル(消費電力1,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- コード配置変更によるハイブリッドローカルメモリの消費エネルギー最小化
- RTOSのハードウェア化によるソフトウェアベースTCP/IP処理の高速化と低消費電力化(回路理論,回路解析)
- 超高速応答を実現するハードウェア割り込み処理機構(アーキテクチャと評価,デザインガイア2011-VLSI設計の新しい大地-)
- 超高速応答を実現するハードウェア割り込み処理機構(アーキテクチャと評価,デザインガイア2011-VLSI設計の新しい大地-)
- 冗長化FF置き換え方式による高信頼性VLSI設計の自動化(信頼性,システムオンシリコンを支える設計技術)