Android携帯端末アプリケーション向け消費電力プロファイリング手法 (コンピュータシステム)

スポンサーリンク

概要

• 論文の詳細を見る
• 2011-03-18

著者

• 石原 亨

  九州大学システムLSI研究センター

• 久住 憲嗣

  九州大学システムlsi研究センター

• 部谷 修平

  九州大学工学部電気情報工学科

関連論文

• 省エネルギー技術立国日本を目指して(平成21年度長尾真記念特別賞紹介)
• 組込みソフトウェアにおける実行トレースに基づく捨象モデリングツールの実装と評価 (ディペンダブルコンピューティング)
• Non-uniform Selective Way Cacheの動的制御による組込みプロセッサの省エネルギー化(消費電力,組込技術とネットワークに関するワークショップETNET2009)
• Non-uniform Selective Way Cacheの動的制御による組込みプロセッサの省エネルギー化(省エネ,組込技術とネットワークに関するワークショップETNET2009)
• 行動認識アプリケーション向けドメイン特化型言語LOARAの設計と評価 (ディペンダブルコンピューティング)
• 行動認識アプリケーション向けドメイン特化型言語LOARAの設計と評価 (コンピュータシステム)
• C-12-9 ゲーテッドフリップフロップの多ビット結合によるレジスタの低電力化(C-12.集積回路,一般セッション)
• 負荷変動に瞬時適応可能なマルチパフォーマンスプロセッサの設計と評価(マルチコア・マルチプロセッサ,組込技術とネットワークに関するワークショップETNET2008)
• 製造後にタイミング補正可能なオンチップバスアーキテクチャ(回路方式,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
• 90nm CMOS回路における遅延・電力ばらつきのゲート段数およびゲート幅依存性に関する考察(耐ノイズ・ばらつき設計(1),システムオンシリコン設計技術並びにこれを活用したVLSI)
• AS-2-5 90nm CMOS回路における遅延及び電力ばらつきの実測(AS-2. ASPLA 90nmを用いたVLSIの研究開発,シンポジウム)
• ドメイン特化型開発における自動化テストプロセスの提案 (ディペンダブルコンピューティング)
• ソフトウェアアーキテクチャ事前設計を目的とするフィーチャモデルのガイドラインとアンチパターン
• シングルサイクルアクセス可能な二階層キャッシュアーキテクチャ(消費電力,組込技術とネットワークに関するワークショップETNET2009)
• OSから解析可能な無線通信端末の消費電力モデルとその生成手法(消費電力,組込技術とネットワークに関するワークショップETNET2009)
• シングルサイクルアクセス可能な二階層キャッシュアーキテクチャ(省エネ,組込技術とネットワークに関するワークショップETNET2009)
• OSから解析可能な無線通信端末の消費電力モデルとその生成手法(省エネ,組込技術とネットワークに関するワークショップETNET2009)
• Analysis of effects of input arrival time variations on on-chip bus power consumption (VLSI設計技術)
• Analysis of effects of input arrival time variations on on-chip bus power consumption (システムLSI設計技術)
• フィーチャモデル自動描画アルゴリズムの提案と実装
• 特集「組込みシステム工学」の編集にあたって
• シリコンシーベルト福岡のシステムLSI設計人材育成 : 社会人教育
• 組込みソフトウェアにおける実行トレースに基づく捨象モデリングツールの実装と評価
• 組込みソフトウェアにおける実行トレースに基づく捨象モデリングツールの実装と評価
• 90nm CMOS回路における遅延・電力ばらつきのゲート段数およびゲート幅依存性に関する考察(耐ノイズ・ばらつき設計(1),システムオンシリコン設計技術並びにこれを活用したVLSI)
• 行動認識アプリケーション向けドメイン特化型言語LOARAの設計と評価
• ドメイン特化型開発における自動化テストプロセスの提案
• 行動認識アプリケーション向けドメイン特化型言語LOARAの設計と評価
• ドメイン特化型開発における自動化テストプロセスの提案
• 行動認識アプリケーション向けドメイン特化型言語LOARAの設計と評価
• ドメイン特化型開発における自動化テストプロセスの提案
• 行動認識アプリケーション向けドメイン特化型言語LOARAの設計と評価
• ドメイン特化型開発における自動化テストプロセスの提案
• セーフティクリティカルシステムのプロダクトラインにおけるNバージョンプログラミングの導入
• フィーチャモデル自動描画アルゴリズムの提案と実装
• システムLSI設計人材養成実践プログラムQUBEにおけるETSSの活用
• 負荷変動に瞬時適応可能なマルチパフォーマンスプロセッサの設計と評価(マルチコア・マルチプロセッサ,組込技術とネットワークに関するワークショップETNET2008)
• 負荷変動に瞬時適応可能なマルチパフォーマンスプロセッサの設計と評価(マルチコア・マルチプロセッサ,組込技術とネットワークに関するワークショップETNET2008)
• 負荷変動に瞬時適応可能なマルチパフォーマンスプロセッサの設計と評価(マルチコア・マルチプロセッサ,組込技術とネットワークに関するワークショップETNET2008)
• マルチタスク組込みアプリケーションの低消費エネルギー化のためのメモリ管理技術(消費電力1,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
• 製造後にタイミング補正可能なオンチップバスアーキテクチャ(回路方式,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
• マルチタスク組込みアプリケーションの低消費エネルギー化のためのメモリ管理技術(消費電力1,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
• 製造後にタイミング補正可能なオンチップバスアーキテクチャ(回路方式,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
• マルチタスク組込みアプリケーションの低消費エネルギー化のためのメモリ管理技術(消費電力1,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
• AS-3-2 プロセッサベース組込みシステムの省エネルギー化を目的としたコード配置手法(AS-3.低消費電力設計技術とその応用,シンポジウム)
• AS-3-1 プロセスばらつきを考慮したSRAMセルの低消費電力設計手法(AS-3.低消費電力設計技術とその応用,シンポジウム)
• A-3-18 プロセッサベース組込みシステムの低消費電力化を目的としたクロックゲーティング命令に関する検討(A-3.VLSI設計技術,一般講演)
• CMOS回路におけるタイミング歩留り最大化のためのゲートサイジング手法の提案(耐ノイズ・ばらつき設計(1),システムオンシリコン設計技術並びにこれを活用したVLSI)
• CMOS回路におけるタイミング歩留り最大化のためのゲートサイジング手法の提案(耐ノイズ・ばらつき設計(1),システムオンシリコン設計技術並びにこれを活用したVLSI)
• 組込みソフトウェアにおける実行トレースに基づく捨象モデリングツールの実装と評価
• 組込みソフトウェアにおける実行トレースに基づく捨象モデリングツールの実装と評価
• Non-uniform Selective Way Cacheの動的制御による組込みプロセッサの省エネルギー化(消費電力,組込技術とネットワークに関するワークショップETNET2009)
• Non-uniform Selective Way Cacheの動的制御による組込みプロセッサの省エネルギー化(省エネ,組込技術とネットワークに関するワークショップETNET2009)
• シングルサイクルアクセス可能な二階層キャッシュアーキテクチャ(消費電力,組込技術とネットワークに関するワークショップETNET2009)
• シングルサイクルアクセス可能な二階層キャッシュアーキテクチャ(省エネ,組込技術とネットワークに関するワークショップETNET2009)
• OSから解析可能な無線通信端末の消費電力モデルとその生成手法(消費電力,組込技術とネットワークに関するワークショップETNET2009)
• OSから解析可能な無線通信端末の消費電力モデルとその生成手法(省エネ,組込技術とネットワークに関するワークショップETNET2009)
• RC-011 仮想キューによる高性能ハードウエアRTOSの実現(C分野:ハードウェア・アーキテクチャ,査読付き論文)
• プログラムの動作を考慮したコンピュータシステムのソフトエラー数見積もり技術(プロセッサ, DSP, 画像処理技術及び一般)
• プログラムの動作を考慮したコンピュータシステムのソフトエラー数見積もり技術(プロセッサ, DSP, 画像処理技術及び一般)
• プログラムの動作を考慮したコンピュータシステムのソフトエラー数見積もり技術(プロセッサ, DSP, 画像処理技術及び一般)
• プログラムの動作を考慮したコンピュータシステムのソフトエラー数見積もり技術(プロセッサ, DSP, 画像処理技術及び一般)
• 4K-5 行動認識アプリケーション向けドメイン特化型言語の提案(情報爆発時代におけるライフログ・センサー処理,一般セッション,「情報爆発」時代に向けた新IT基盤技術,情報処理学会創立50周年記念(第72回)全国大会)
• Android携帯端末アプリケーション向け消費電力プロファイリング手法 (ディペンダブルコンピューティング)
• Android携帯端末アプリケーション向け消費電力プロファイリング手法 (コンピュータシステム)
• 行動認識アプリケーション向けドメイン特化型言語LOARAの設計と評価
• ドメイン特化型開発における自動化テストプロセスの提案
• 行動認識アプリケーション向けドメイン特化型言語LOARAの設計と評価
• ドメイン特化型開発における自動化テストプロセスの提案
• 行動認識アプリケーション向けドメイン特化型言語LOARAの設計と評価
• ドメイン特化型開発における自動化テストプロセスの提案
• ソフトエラーを低減する高信頼性キャッシュメモリのためのタスクスケジューリング(デザインガイア2006-VLSI設計の新しい大地を考える研究会)
• コンピュータシステムにおける信頼性と性能のトレードオフの解析と高信頼性キャッシュアーキテクチャ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
• コンピュータシステムにおける信頼性と性能のトレードオフの解析と高信頼性キャッシュアーキテクチャ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
• コンピュータシステムにおける信頼性と性能のトレードオフの解析と高信頼性キャッシュアーキテクチャ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
• コンピュータシステムにおける信頼性と性能のトレードオフの解析と高信頼性キャッシュアーキテクチャ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
• ドメイン特化型開発における網羅性を考慮したテストケース削減手法の提案 (ディペンダブルコンピューティング)
• 放送による車載機器向けソフトウェア差分更新方式 (ディペンダブルコンピューティング)
• 次世代アーキテクチャ分析のための性能解析モデリング手法の提案 (ディペンダブルコンピューティング)
• 次世代アーキテクチャ分析のための性能解析モデリング手法の提案 (コンピュータシステム)
• ドメイン特化型開発における網羅性を考慮したテストケース削減手法の提案 (コンピュータシステム)
• 放送による車載機器向けソフトウェア差分更新方式 (コンピュータシステム)
• オペランドのビット幅を考慮したソフトウェアレベル消費エネルギー削減手法(FPGA・低消費電力設計・システムレベル合成,システム設計及び一般)
• マイクロプロセッサの性能歩留まりを改善する命令コード配置手法(プロセッサ, DSP, 画像処理技術及び一般)
• マイクロプロセッサの性能歩留まりを改善する命令コード配置手法(プロセッサ, DSP, 画像処理技術及び一般)
• マイクロプロセッサの性能歩留まりを改善する命令コード配置手法(プロセッサ, DSP, 画像処理技術及び一般)
• マイクロプロセッサの性能歩留まりを改善する命令コード配置手法(プロセッサ, DSP, 画像処理技術及び一般)
• マイクロプロセッサのエネルギー消費特性抽出とソフトウェアデバッガを用いた消費エネルギー見積もり(組込技術とネットワークに関するワークショップETNET2006)
• マイクロプロセッサのエネルギー消費特性抽出とソフトウェアデバッガを用いた消費エネルギー見積もり(組込技術とネットワークに関するワークショップETNET2006)
• マイクロプロセッサのエネルギー消費特性抽出とソフトウェアデバッガを用いた消費エネルギー見積もり(組込技術とネットワークに関するワークショップETNET2006)
• 組込みプロセッサのエネルギー消費を最小化するコード配置最適化問題のILPモデル(消費電力1,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
• 組込みプロセッサのエネルギー消費を最小化するコード配置最適化問題のILPモデル(消費電力1,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
• ウェアラブル/移動情報端末におけるコンテキスト指向プロセス管理
• Android携帯端末アプリケーション向け消費電力プロファイリング手法
• Android携帯端末アプリケーション向け消費電力プロファイリング手法
• 組込みプロセッサのエネルギー消費を最小化するコード配置最適化問題のILPモデル(消費電力1,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
• コード配置変更によるハイブリッドローカルメモリの消費エネルギー最小化
• RTOSのハードウェア化によるソフトウェアベースTCP/IP処理の高速化と低消費電力化(回路理論,回路解析)
• 超高速応答を実現するハードウェア割り込み処理機構(アーキテクチャと評価,デザインガイア2011-VLSI設計の新しい大地-)
• 超高速応答を実現するハードウェア割り込み処理機構(アーキテクチャと評価,デザインガイア2011-VLSI設計の新しい大地-)

もっと見る 閉じる

スポンサーリンク