コンピュータシステムにおける信頼性と性能のトレードオフの解析と高信頼性キャッシュアーキテクチャ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
スポンサーリンク
概要
- 論文の詳細を見る
本稿では,コンピュータシステムが様々なメモリ部品から構成される点に着目し,コンピュータシステム全体としての信頼性を議論する.具体的には,SRAMとDRAMのソフトエラー率の違いに着目し,一般的なコンピュータシステムにおいては,信頼性と性能の間にトレードオフが存在することを解析する.また,信頼性と性能を両立する「高信頼性キャッシュアーキテクチャ」を提案する.高信頼性キャッシュアーキテクチャにおいては,二つの動作モード,すなわち,信頼性モード及び性能モードを導入する.キャッシュメモリの動作モードを制御することにより,コンピュータシステムの信頼性と性能を両立する.計算機実験により,提案する高信頼性キャッシュアーキテクチャがコンピュータシステムの信頼性と性能を両立することを示す.
- 社団法人電子情報通信学会の論文
- 2006-10-19
著者
-
石原 亨
九州大学システムLSI研究センター
-
村上 和彰
九州大学大学院システム情報科学府
-
村上 和彰
九州大学:戦略的創造研究推進事業
-
杉原 真
豊橋技術科学大学情報工学系
-
杉原 真
九州大学大学院システム情報科学研究科情報工学専攻
-
杉原 真
財団法人九州システム情報技術研究所
-
Murakami K
Department Of Informatics Kyushu University
-
杉原 真
豊橋技術科学大学大学院工学研究科情報・知能工学系|独立行政法人科学技術振興機構 Crest
-
杉原 真
豊橋技術科学大学:独立行政法人科学技術振興機構 Jst
-
石原 亨
京都大学大学院情報学研究科
-
村上 和彰
九州大学大学院 システム情報科学研究院 情報理学部門
関連論文
- 省エネルギー技術立国日本を目指して(平成21年度長尾真記念特別賞紹介)
- 演算/メモリ性能バランスを考慮したCell/B.E.向けオンチップ・メモリ活用法とその評価(オンチップ・ネットワーク/メモリシステム,集積回路とアーキテクチャの協創〜どう繋ぐ?どう使う?マルチコア〜)
- 演算/メモリ性能バランスを考慮したCell/B.E.向けオンチップ・メモリ活用法とその評価(集積回路とアーキテクチャの協創 : どう繋ぐ?どう使う?マルチコア)
- 演算/メモリ性能バランスを考慮したCMP向けオンチップ・メモリ貸与法の提案(マイクロプロセッサ)
- 科学技術計算を対象とした大規模再構成可能データパスの性能評価(コンピュータシステム技術,先端的コンピュータシステム技術及び一般)
- 部分一括描画装置の処理能力向上のための描画面積最適化(計算機システム化技術,システムLSI設計とその技術)
- Non-uniform Selective Way Cacheの動的制御による組込みプロセッサの省エネルギー化(消費電力,組込技術とネットワークに関するワークショップETNET2009)
- Non-uniform Selective Way Cacheの動的制御による組込みプロセッサの省エネルギー化(省エネ,組込技術とネットワークに関するワークショップETNET2009)
- 大規模再構成可能データパスにおけるオンチップ・ネットワーク・アーキテクチャの検討(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- 大規模再構成可能データパスにおけるオンチップ・ネットワーク・アーキテクチャの検討(オンチップ・ネットワーク,集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- 大規模システム評価環境PSI-SIM : 数千個のマルチコア・プロセッサを搭載したペタスケールコンピュータの性能予測(集積回路とアーキテクチャの協創 : どう繋ぐ?どう使う?マルチコア)
- C-12-9 ゲーテッドフリップフロップの多ビット結合によるレジスタの低電力化(C-12.集積回路,一般セッション)
- 負荷変動に瞬時適応可能なマルチパフォーマンスプロセッサの設計と評価(マルチコア・マルチプロセッサ,組込技術とネットワークに関するワークショップETNET2008)
- 製造後にタイミング補正可能なオンチップバスアーキテクチャ(回路方式,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- 90nm CMOS回路における遅延・電力ばらつきのゲート段数およびゲート幅依存性に関する考察(耐ノイズ・ばらつき設計(1),システムオンシリコン設計技術並びにこれを活用したVLSI)
- AS-2-5 90nm CMOS回路における遅延及び電力ばらつきの実測(AS-2. ASPLA 90nmを用いたVLSIの研究開発,シンポジウム)
- 動的再構成可能プロセッサVulcan2とそのソフトウェア開発環境ISAccに関する研究(リコンフィギャラブルプロセッサ,リコンフィギャラブルシステム,一般)
- Redefis:動的再構成可能プロセッサを対象とした自動ASIP生成 : 動的再構成可能プロセッサVulcan2,および,その開発ツールISAcc(プロセッサ)
- 動的再構成可能プロセッサを対象とした自動ASIP生成 : 動的再構成可能プロセッサ Vulcan2, および, その開発ツールISAcc
- 動的再構成可能プロセッサVulcanの評価(FPGAとその応用及び一般)
- 動的再構成可能プロセッサ Vulcan の評価
- Vulcan : Redefisの一実施例とそれへのユーザ機能実装例の紹介(システムI)(リコンフィギャラブルシステムにおける設計技術及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- C-12-29 演算/メモリ性能のバランスを考慮したマルチコア実行方式(C-12.集積回路,一般セッション)
- チップマルチプロセッサにおけるメモリ負荷変動の定量的解析(オンチップ・ネットワーク/メモリシステム,集積回路とアーキテクチャの協創〜どう繋ぐ?どう使う?マルチコア〜)
- チップマルチプロセッサにおけるメモリ負荷変動の定量的解析(集積回路とアーキテクチャの協創 : どう繋ぐ?どう使う?マルチコア)
- シングルサイクルアクセス可能な二階層キャッシュアーキテクチャ(消費電力,組込技術とネットワークに関するワークショップETNET2009)
- OSから解析可能な無線通信端末の消費電力モデルとその生成手法(消費電力,組込技術とネットワークに関するワークショップETNET2009)
- シングルサイクルアクセス可能な二階層キャッシュアーキテクチャ(省エネ,組込技術とネットワークに関するワークショップETNET2009)
- OSから解析可能な無線通信端末の消費電力モデルとその生成手法(省エネ,組込技術とネットワークに関するワークショップETNET2009)
- Analysis of effects of input arrival time variations on on-chip bus power consumption (VLSI設計技術)
- Analysis of effects of input arrival time variations on on-chip bus power consumption (システムLSI設計技術)
- 大学における情報化戦略と理工系情報学科の貢献
- C-12-32 演算器配列型アクセラレータの温度解析(C-12.集積回路,一般セッション)
- PPRAM-MOE:分子軌道計算専用サーバMOEプロセッシング・ノードLSI
- PPRAM-MOE:分子軌道計算専用サーバMOEのプロセッシング・ノードLSI
- PPRAM-MOE:分子軌道計算専用サーバMOEプロセッシング・ノードLSI
- C-8-7 単一磁束量子回路を用いた2並列3段の再構成可能なデータパスの検討(C-8.超伝導エレクトロニクス,一般セッション)
- C-8-10 2並列4段の再構成可能なデータパスを有する単一磁束量子回路の検討(C-8.超伝導エレクトロニクス,一般セッション)
- C-8-21 単一磁束量子回路における2並列2段の再構成可能なデータパスの動作実証(C-8. 超伝導エレクトロニクス,一般セッション)
- C-8-16 アドバンストプロセス2.1を用いた2並列2段のSFQ-RDPの検討(C-8.超伝導エレクトロニクス,一般セッション)
- SRAM/DRAMハイブリッド・キャッシュにおける実行時動作モード決定法の提案
- Partially Direct SCF 法の開発と性能評価
- 科学技術計算専用ロジック組込み型プラットフォーム・アーキテクチャ技術をもちいた化学計算専用計算機の開発 : 概要と成果
- 化学計算専用計算機のプラットフォームシステム
- D-1-5 掌紋による生体認証の計算時間と精度の関係(D-1.コンピュテーション,一般セッション)
- 近似文字列照合プログラム実行の特徴解析と高速化に関する検討(解析・省電力,SWoPP2006)
- ビットパラレル手法によるアライメントアルゴリズム
- ビットパラレル手法によるアライメントアルゴリズム(バイオ)
- ビットパラレル手法によるアライメントアルゴリズム
- 超高速計算環境での生体関連分子の活性・機能予測システムの構築 : HIVプロテアーゼ阻害剤の解析への応用
- 2000-HPC-82-1 科学技術計算専用ロジック組み込み型プラットフォーム・アーキテクチャの開発 : プロジェクト全体像
- 90nm CMOS回路における遅延・電力ばらつきのゲート段数およびゲート幅依存性に関する考察(耐ノイズ・ばらつき設計(1),システムオンシリコン設計技術並びにこれを活用したVLSI)
- 負荷変動に瞬時適応可能なマルチパフォーマンスプロセッサの設計と評価(マルチコア・マルチプロセッサ,組込技術とネットワークに関するワークショップETNET2008)
- 負荷変動に瞬時適応可能なマルチパフォーマンスプロセッサの設計と評価(マルチコア・マルチプロセッサ,組込技術とネットワークに関するワークショップETNET2008)
- 負荷変動に瞬時適応可能なマルチパフォーマンスプロセッサの設計と評価(マルチコア・マルチプロセッサ,組込技術とネットワークに関するワークショップETNET2008)
- マルチタスク組込みアプリケーションの低消費エネルギー化のためのメモリ管理技術(消費電力1,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- 製造後にタイミング補正可能なオンチップバスアーキテクチャ(回路方式,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- マルチタスク組込みアプリケーションの低消費エネルギー化のためのメモリ管理技術(消費電力1,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- 製造後にタイミング補正可能なオンチップバスアーキテクチャ(回路方式,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- マルチタスク組込みアプリケーションの低消費エネルギー化のためのメモリ管理技術(消費電力1,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- AS-3-2 プロセッサベース組込みシステムの省エネルギー化を目的としたコード配置手法(AS-3.低消費電力設計技術とその応用,シンポジウム)
- AS-3-1 プロセスばらつきを考慮したSRAMセルの低消費電力設計手法(AS-3.低消費電力設計技術とその応用,シンポジウム)
- A-3-18 プロセッサベース組込みシステムの低消費電力化を目的としたクロックゲーティング命令に関する検討(A-3.VLSI設計技術,一般講演)
- CMOS回路におけるタイミング歩留り最大化のためのゲートサイジング手法の提案(耐ノイズ・ばらつき設計(1),システムオンシリコン設計技術並びにこれを活用したVLSI)
- CMOS回路におけるタイミング歩留り最大化のためのゲートサイジング手法の提案(耐ノイズ・ばらつき設計(1),システムオンシリコン設計技術並びにこれを活用したVLSI)
- Non-uniform Selective Way Cacheの動的制御による組込みプロセッサの省エネルギー化(消費電力,組込技術とネットワークに関するワークショップETNET2009)
- Non-uniform Selective Way Cacheの動的制御による組込みプロセッサの省エネルギー化(省エネ,組込技術とネットワークに関するワークショップETNET2009)
- シングルサイクルアクセス可能な二階層キャッシュアーキテクチャ(消費電力,組込技術とネットワークに関するワークショップETNET2009)
- シングルサイクルアクセス可能な二階層キャッシュアーキテクチャ(省エネ,組込技術とネットワークに関するワークショップETNET2009)
- OSから解析可能な無線通信端末の消費電力モデルとその生成手法(消費電力,組込技術とネットワークに関するワークショップETNET2009)
- OSから解析可能な無線通信端末の消費電力モデルとその生成手法(省エネ,組込技術とネットワークに関するワークショップETNET2009)
- RC-011 仮想キューによる高性能ハードウエアRTOSの実現(C分野:ハードウェア・アーキテクチャ,査読付き論文)
- プログラムの動作を考慮したコンピュータシステムのソフトエラー数見積もり技術(プロセッサ, DSP, 画像処理技術及び一般)
- プログラムの動作を考慮したコンピュータシステムのソフトエラー数見積もり技術(プロセッサ, DSP, 画像処理技術及び一般)
- プログラムの動作を考慮したコンピュータシステムのソフトエラー数見積もり技術(プロセッサ, DSP, 画像処理技術及び一般)
- プログラムの動作を考慮したコンピュータシステムのソフトエラー数見積もり技術(プロセッサ, DSP, 画像処理技術及び一般)
- Android携帯端末アプリケーション向け消費電力プロファイリング手法 (ディペンダブルコンピューティング)
- Android携帯端末アプリケーション向け消費電力プロファイリング手法 (コンピュータシステム)
- ソフトエラーを低減する高信頼性キャッシュメモリのためのタスクスケジューリング(デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- コンピュータシステムにおける信頼性と性能のトレードオフの解析と高信頼性キャッシュアーキテクチャ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- コンピュータシステムにおける信頼性と性能のトレードオフの解析と高信頼性キャッシュアーキテクチャ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- コンピュータシステムにおける信頼性と性能のトレードオフの解析と高信頼性キャッシュアーキテクチャ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- コンピュータシステムにおける信頼性と性能のトレードオフの解析と高信頼性キャッシュアーキテクチャ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- オペランドのビット幅を考慮したソフトウェアレベル消費エネルギー削減手法(FPGA・低消費電力設計・システムレベル合成,システム設計及び一般)
- マイクロプロセッサの性能歩留まりを改善する命令コード配置手法(プロセッサ, DSP, 画像処理技術及び一般)
- マイクロプロセッサの性能歩留まりを改善する命令コード配置手法(プロセッサ, DSP, 画像処理技術及び一般)
- マイクロプロセッサの性能歩留まりを改善する命令コード配置手法(プロセッサ, DSP, 画像処理技術及び一般)
- マイクロプロセッサの性能歩留まりを改善する命令コード配置手法(プロセッサ, DSP, 画像処理技術及び一般)
- マイクロプロセッサのエネルギー消費特性抽出とソフトウェアデバッガを用いた消費エネルギー見積もり(組込技術とネットワークに関するワークショップETNET2006)
- マイクロプロセッサのエネルギー消費特性抽出とソフトウェアデバッガを用いた消費エネルギー見積もり(組込技術とネットワークに関するワークショップETNET2006)
- マイクロプロセッサのエネルギー消費特性抽出とソフトウェアデバッガを用いた消費エネルギー見積もり(組込技術とネットワークに関するワークショップETNET2006)
- 組込みプロセッサのエネルギー消費を最小化するコード配置最適化問題のILPモデル(消費電力1,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- 組込みプロセッサのエネルギー消費を最小化するコード配置最適化問題のILPモデル(消費電力1,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- Android携帯端末アプリケーション向け消費電力プロファイリング手法
- Android携帯端末アプリケーション向け消費電力プロファイリング手法
- 組込みプロセッサのエネルギー消費を最小化するコード配置最適化問題のILPモデル(消費電力1,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- コード配置変更によるハイブリッドローカルメモリの消費エネルギー最小化
- RTOSのハードウェア化によるソフトウェアベースTCP/IP処理の高速化と低消費電力化(回路理論,回路解析)
- 超高速応答を実現するハードウェア割り込み処理機構(アーキテクチャと評価,デザインガイア2011-VLSI設計の新しい大地-)
- 超高速応答を実現するハードウェア割り込み処理機構(アーキテクチャと評価,デザインガイア2011-VLSI設計の新しい大地-)