ディペンダビリティに配慮する可変レイテンシ演算器のためのスケジューリング方式(マイクロプロセッサ)
スポンサーリンク
概要
- 論文の詳細を見る
半導体微細化技術の進展に伴い,パラメータばらつきの問題が深刻化している.パラメータばらつきはトランジスタの同値電圧に影響し,その結果,回路遅延にもばらつきが現れる.この遅延ばらつき問題の解決策として,近年,可変レイテンシ加算器や長レイテンシ加算器が研究されている.残念ながら,遅延ばらつきの悪影響を被った演算器を長レイテンシの演算器で置き換えると,プロセッサ性能が大幅に低下してしまう.演算器の置き換え後にもプロセッサ性能を維持するために,本稿では命令の重要度に着目した動的命令スケジューリングを提案する.重要度の低い命令のみを長レイテンシ演算器で実行することで,プロセッサ性能の維持を図る.シミュレーションによる評価の結果,4つの整数ALUのうち2つが遅延ばらつきの悪影響を被っても,提案方式は従来方式と比較してプロセッ性能を平均12.5%改善することが判明した.さらに,遅延ばらつきのない非現実的なプロセッサと比較した際の性能低下は,平均4.0%に抑えられることが判明した.
- 一般社団法人情報処理学会の論文
- 2008-01-15
著者
関連論文
- タイミング制約違反を利用する設計手法とコ・シミュレーション環境による評価(回路・設計手法)
- 負荷変動に瞬時適応可能なマルチパフォーマンスプロセッサの設計と評価(マルチコア・マルチプロセッサ,組込技術とネットワークに関するワークショップETNET2008)
- AI-1-6 ディペンダブルVLSI設計技術への挑戦(AI-1.デイベンダブルVLSIに向けて,依頼シンポジウム,ソサイエティ企画)
- 計算機アーキテクチャのトップカンファレンスを攻略しよう!
- タイミングエラーの予報を目的とするカナリアFFの挿入位置限定(ディペンダブル設計,デザインガイア2008-VLSI設計の新しい大地)
- タイミングエラーの予報を目的とするカナリアFFの挿入位置限定(ディペンダブル設計,デザインガイア2008-VLSI設計の新しい大地)
- 負荷変動に瞬時適応可能なマルチパフォーマンスプロセッサの設計と評価(マルチコア・マルチプロセッサ,組込技術とネットワークに関するワークショップETNET2008)
- 負荷変動に瞬時適応可能なマルチパフォーマンスプロセッサの設計と評価(マルチコア・マルチプロセッサ,組込技術とネットワークに関するワークショップETNET2008)
- 負荷変動に瞬時適応可能なマルチパフォーマンスプロセッサの設計と評価(マルチコア・マルチプロセッサ,組込技術とネットワークに関するワークショップETNET2008)
- タイミング歩留まり改善を目的とする演算カスケーディング
- 性能歩留まり改善を目的とする演算器カスケーディングの提案(プロセッサ,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
- 性能歩留まり改善を目的とする演算器カスケーディングの提案(プロセッサ,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
- タイミングエラーの予報を目的とするカナリアFFの挿入位置限定(ディペンダブル設計,デザインガイア2008-VLSI設計の新しい大地-)
- 信頼性と性能のトレードオフ評価指標の提案とそのマルチコアプロセッサへの適用(プロセッサ,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
- 信頼性と性能のトレードオフ評価指標の提案とそのマルチコアプロセッサへの適用(プロセッサ,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
- 性能・消費電力・信頼性の間のトレードオフを考慮出来るマルチ・クラスタ型コア・プロセッサ(コンピュータシステム技術,先端的コンピュータシステム技術及び一般)
- カナリア・フリップフロップを利用するDVS方式の改良(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- カナリア・フリップフロップを利用するDVS方式の改良(低消費電力化技術(1),集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- データの重要度を利用したキャッシュメモリの省電力化(プロセッサアーキテクチャ)
- 省エネルギー指向マルチコアプロセッサにおける値予測機構の影響(低消費電力)
- 省エネルギー指向マルチコアプロセッサにおける値予測機構の影響(低消費電力)
- 省エネルギー指向マルチコアプロセッサにおける値予測機構の影響
- キャッシュ非共有型マルチコアプロセッサにおけるキャッシュの性能改善に関する研究(プロセッサ高性能化・並列処理技術,わくわくする先端的コンピュータシステム技術と一般)
- ディペンダビリティに配慮する可変レイテンシ演算器のためのスケジューリング方式(マイクロプロセッサ)
- ディペンダビリティに配慮する可変レイテンシ演算器のためのスケジューリング方式(マイクロプロセッサ)
- ディペンダビリティに配慮する可変レイテンシ演算器のためのスケジューリング方式
- 省電力に配慮したスケーラブルな命令ウインドウの提案と評価(省電力アーキテクチャ)
- 省電力に配慮したスケーラブルな命令ウインドウの提案と評価
- キャッシュミス情報を利用する省電力命令スケジューリング(VLSIシステム)
- タイミング違反を許容する省電力加算器における違反検出回路の高速化(省電力方式)
- 冗長化FF置き換え方式による高信頼性VLSI設計の自動化(信頼性,システムオンシリコンを支える設計技術)