ディペンダビリティに配慮する可変レイテンシ演算器のためのスケジューリング方式

スポンサーリンク

概要

• 論文の詳細を見る
• 情報処理学会の論文
• 2008-01-15

著者

• 佐藤 寿倫

  九州大学システムLSI研究センター

• 佐藤 寿倫

  九州大学

• 渡辺 慎吾

  九州工業大学

• 渡辺 慎吾

  九州工業大学大学院情報工学研究科情報科学専攻

関連論文

• タイミング制約違反を利用する設計手法とコ・シミュレーション環境による評価(回路・設計手法)
• 負荷変動に瞬時適応可能なマルチパフォーマンスプロセッサの設計と評価(マルチコア・マルチプロセッサ,組込技術とネットワークに関するワークショップETNET2008)
• AI-1-6 ディペンダブルVLSI設計技術への挑戦(AI-1.デイベンダブルVLSIに向けて,依頼シンポジウム,ソサイエティ企画)
• 計算機アーキテクチャのトップカンファレンスを攻略しよう!
• タイミングエラーの予報を目的とするカナリアFFの挿入位置限定(ディペンダブル設計,デザインガイア2008-VLSI設計の新しい大地)
• タイミングエラーの予報を目的とするカナリアFFの挿入位置限定(ディペンダブル設計,デザインガイア2008-VLSI設計の新しい大地)
• 負荷変動に瞬時適応可能なマルチパフォーマンスプロセッサの設計と評価(マルチコア・マルチプロセッサ,組込技術とネットワークに関するワークショップETNET2008)
• 負荷変動に瞬時適応可能なマルチパフォーマンスプロセッサの設計と評価(マルチコア・マルチプロセッサ,組込技術とネットワークに関するワークショップETNET2008)
• 負荷変動に瞬時適応可能なマルチパフォーマンスプロセッサの設計と評価(マルチコア・マルチプロセッサ,組込技術とネットワークに関するワークショップETNET2008)
• タイミング歩留まり改善を目的とする演算カスケーディング
• 性能歩留まり改善を目的とする演算器カスケーディングの提案(プロセッサ,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
• 性能歩留まり改善を目的とする演算器カスケーディングの提案(プロセッサ,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
• タイミングエラーの予報を目的とするカナリアFFの挿入位置限定(ディペンダブル設計,デザインガイア2008-VLSI設計の新しい大地-)
• 信頼性と性能のトレードオフ評価指標の提案とそのマルチコアプロセッサへの適用(プロセッサ,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
• 信頼性と性能のトレードオフ評価指標の提案とそのマルチコアプロセッサへの適用(プロセッサ,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
• 性能・消費電力・信頼性の間のトレードオフを考慮出来るマルチ・クラスタ型コア・プロセッサ(コンピュータシステム技術,先端的コンピュータシステム技術及び一般)
• カナリア・フリップフロップを利用するDVS方式の改良(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
• カナリア・フリップフロップを利用するDVS方式の改良(低消費電力化技術(1),集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
• データの重要度を利用したキャッシュメモリの省電力化(プロセッサアーキテクチャ)
• 省エネルギー指向マルチコアプロセッサにおける値予測機構の影響(低消費電力)
• 省エネルギー指向マルチコアプロセッサにおける値予測機構の影響(低消費電力)
• 省エネルギー指向マルチコアプロセッサにおける値予測機構の影響
• キャッシュ非共有型マルチコアプロセッサにおけるキャッシュの性能改善に関する研究(プロセッサ高性能化・並列処理技術,わくわくする先端的コンピュータシステム技術と一般)
• ディペンダビリティに配慮する可変レイテンシ演算器のためのスケジューリング方式(マイクロプロセッサ)
• ディペンダビリティに配慮する可変レイテンシ演算器のためのスケジューリング方式(マイクロプロセッサ)
• ディペンダビリティに配慮する可変レイテンシ演算器のためのスケジューリング方式
• 省電力に配慮したスケーラブルな命令ウインドウの提案と評価(省電力アーキテクチャ)
• 省電力に配慮したスケーラブルな命令ウインドウの提案と評価
• キャッシュミス情報を利用する省電力命令スケジューリング(VLSIシステム)
• タイミング違反を許容する省電力加算器における違反検出回路の高速化(省電力方式)
• 冗長化FF置き換え方式による高信頼性VLSI設計の自動化(信頼性,システムオンシリコンを支える設計技術)

もっと見る 閉じる

スポンサーリンク